2005年5月

硅微电子

低压 CMOS 带隙电压基准源设计

朱磊杨银堂朱樟阳付永朝

(西安电子科技大学微电子研究所,, 西安, 710071) 2003-07-07 版稿, 2003-09-01 成改稿

摘要: 在对传统典型 G4O 5 带隙电压 基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈技术, 提出了一种 1-ppm / C低压 CM OS 带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路设 计。放大器输出用作电路中 PMOS 电流源偏置,提高了电源抑制比 (PSRR)。整个电路采用 TSMC 0 35 μm CMOS 工艺实现,采用 HSPICE 进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。

关键词: 互补金属氧化物半导体工艺; 带隙电压基准源; 低压; 温度系数; 电源抑制比

中图分类号: TN 402 文献标识码: A 文章编号: 1000-3819(2005) 02-246-04

A Low Voltage CMOS Bandgap Reference

ZHU Lei YANG Yintang ZHU Zhangming FU Yongchao (*M icroelectronics Institute, X id ian University, X i an, 710071, CHN*)

Abstract: The design of 1-ppm/C CMOS bandgap voltage reference with low power supply in temperature compensation and current compensation technology is described in this paper. The differential amplifier is used for bandgap reference negative feedback amplifier, which simplifies circuit design. The biasing of the PMOS current source is derived from the output voltage of the amplifier, leading to a high power supply rejection (PSRR). The bandgap references were implemented in a standard 0 35 μ m CMOS process. The entire circuit is simulated with HSPICE simulation tool, the result show low temperature coefficient and high PSRR in this circuit

Key words: CMOS process; bandgap voltage reference; low voltage; temperature coefficient; PSRR

EEACC: 2570

리 1 言

在模/数转换器(ADC)、数/模转换器(DAC)、

动态存储器(DRAM)、Flash存储器等集成电路设 计中,低温度系数、低功耗、高电源抑制比(PSRR) 的基准源(Reference)设计十分关键。随着深亚微 米集成电路技术的不断发展,集成电路的电源电压

^{*} 基金项目: 国家高技术研究发展 863 计划资助项目(2002AA 1Z1210) E-mail: zhulei5@163 com

^{© 1994-2006} China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

越来越低。目前,1.8V(0.18 μm)和1.5V(0.15 μm)的电源电压已开始广泛使用,而1.2V(0.13 μm)和0.9V(0.09 μm)的电源电压也即将应用于存储器(Memory)及片上系统(SOC)设计,所以研究基于标准CMOS 工艺的低压基准源设计是十分必要的。

由于带隙基准源能够实现高电源抑制比和低 温度系数,是目前各种基准电压源电路中性能最佳 的基准源电路。文献[1—2]提出了几种具有温度补 偿的传统带隙电压基准源电路,但是其电源电压和 温度系数过高,而且输出参考电压都在 1.25 V 左 右。文献[3~5]提出了几种低压带隙基准源的方 法,主要是二次电阻分压以及应用DTMOS 技术, 结构都较为复杂。

本文首先对传统的带隙电压源原理进行分析 和总结,并采用电流反馈,一级温度补偿(基准源对 温度的微分在室温下为零)技术设计了低压 CMOS 带隙电压基准源电路,其中带隙基准源的负反馈放大 器为一级差分放大器,其输出电压用于产生自身的电 流源偏置电压,结构简单。对低压基准源电路结构进 行系统分析,给出了基于 TSM C 0 35 µm CMOS 工 艺的低压带隙基准源设计和仿真结果。

2 带隙基准电压源的原理

图 1 (a) 为带隙基准电压源的原理示意图。双 极晶体管的基极-发射极电压 V_{BE} (pn 结二极管的 正向电压),具有负温度系数,其温度系数在室温下 为-22mV/K。而热电压 V_T 具有正温度系数,其 温度系数在室温下为+0085mV/K^[3]。将 V_T 乘 以常数 K 并和 V_{BE} 相加可得到输出电压 V_{REF}

$$V_{\text{REF}} = V_{\text{BE}} + KV_{\text{T}} \tag{1}$$

将式(1)对温度 T 微分并代入 V BE 和 V T 的温 度系数可求得 K,它使 V REF 的温度系数在理论上 为 0, V BE 受电源电压变化的影响很小,因而带隙基 准电压的输出电压受电源的影响也很小。

图 1(b) 是典型的 CMOS 带隙电压基准源电路。 两个 PN P 管 Q ι Q 2 的基极-发射极电压差 ΔV BE

$$\Delta V_{BE} = V_{BE2} - V_{BE1} = V_T l_n \left(\frac{J_2}{J_1} \right)$$
(2)

(2) 式中, J₁和J₂ 是流过Q₁和Q₂的电流密度。运算放大器的作用使电路处于深度负反馈状态, 使得

节点1和节点2的电压相等。即

$$V_{BE2} = I_{1}R_{1} + V_{BE1}$$
(3)

$$\Delta V_{BE} = V_{BE2} - V_{BE1} = I_1 R_1 \qquad (4)$$



图 1 传统的带隙基准电压源: (a) 带隙基准源原理图; (b) 典型的带隙基准源电路

Fig 1 Traditional bandgap reference: (a) Principle of bandgap reference; (b) Typical circuit of bandgap reference

由图 1(b) 可得

(a)

$$V_{\text{REF}} = V_{\text{BE2}} + I_2 R_2 \tag{5}$$

(b)

通过M₁和M₂的镜像作用,使得 *I*₁和 *I*₂相等,结 合式(4)和式(5)可得

$$V_{\text{REF}} = V_{\text{BE2}} + \frac{\Delta V_{\text{BER}2}}{R_{1}} = V_{\text{BE2}} + \frac{V_{\text{TR}2}}{R_{1}} l_{n} \left(\frac{J_{2}}{J_{1}} \right)$$
$$= V_{\text{BE2}} + \frac{V_{\text{TR}2}}{R_{1}} l_{n} \left(\frac{A_{-1}}{A_{2}} \right)$$
(6)

(6) 式中,*A*₁和*A*₂是Q₁和Q₂的发射极面积。比较 式(5) 和(1), 可得常数 *K*

$$K = \frac{V_{\mathrm{T}}R_2}{R_1} l_n \left[\frac{A_1}{A_2} \right]$$
(7)

在实际设计中, K 值即为(7)式表示。

传统带隙基准源结构能输出比较精确的电压, 但其电源电压较高(大于 3 V),且基准输出电压范 围有限(1.2 V 以上)。要在 0.9~1.8 V 的电源电 压下得到 1.2 V 以下的精确基准电压,就必须对基 准源结构上进行改进和提高。

3 CMOS 带隙电压基准源(BGR)

基于 TSMC 0 35 µm CMOS 工艺 (NMOS 阈 值电压为 0 536 V, PMOS 的阈值电压为-0 736 V),采用一级温度补偿、电流反馈技术设计的低压 带隙基准源电路 (BGR) 如图 2 所示,其工作原理 与传统的带隙基准源电路相似。低压带隙基准源的 电流源不仅用于提供基准输出所需的电流,也用于 产生差分放大器所需的电流源偏置电压,简化了电 路和版图设计。

为了与 CM OS 标准工艺兼容, PN P 管采用集电 极接地结构^[6], Q₂ 和Q₁ 的发射极面积的比率为N, 流过 Q₁ 和 Q₂ 的电流相等,这样 ΔV_{BE} 就等于 $V = I_n$ (N)。流过电阻 R_1 的电流 I_4 是与热力学温度成正比 的。流过M $_{2}$ M $_{3}$ M $_{4}$ 的电流相等($I_{1} = I_{2} = I_{3}$)。



图 2 带隙基准源电路(BGR)

Fig 2 Circuit structure of bandgap reference (BGR)

输出电压VREF

$$V_{\text{REF}} = I_{1}R_{4} = V_{\text{T}}R_{4} \left[\frac{I_{n}(N)}{R_{1}} \right] + \frac{V_{\text{BE}}R_{4}}{R_{3}}$$
$$= \frac{R_{4}}{R_{3}} \left[\frac{R_{3}}{R_{1}} l_{n}(N) V_{\text{T}} + V_{\text{BE}} \right]$$
(9)

电路中温度补偿系数 K

$$K = \frac{R_3}{R_1} l_n(N)$$
 (10)

通过调节 R_4 的值, 可以调整输出电压 V_{REF} 的大 小。在电源电压变化时, $M_{\Rightarrow}M_{3}$ 和 M_{4} 的漏源电压 值保持不变, 与电源电压无关, 其栅极电压由运放 调节。为了降低电路的复杂度, 应用电流反馈原理, 运放采用简单的一阶运放, 由于 VDD 的变化多于 GND 的变化, 故运放的输入采用 NMOS 的差分对 结构 (VDD 和 NMOS 差分对之间有电流源隔离)。 因为整个电路在低压下工作, 故整个电路设计的重 点是要保证低压下运放的正常工作。

由于带隙基准源存在两个电路平衡点,即零点 和正常工作点。当基准源工作在零点时,节点 X1、 X2 的电压等于零,基准源没有电流产生。启动电路 的目的就是为了避免基准源工作在不必要的零点 上。本文设计了图 2 所示的启动电路,电路由M II、 M I2和M I3构成。当电路工作在零点时,M I3管导通, 迅速提高节点 X1、X2 的电压,产生基准电流,节点 X1 的电压通过M I1和M I2组成的反相器,使M I3管 完全截止,节点 X1、X2 的电压回落在稳定的工作 点上,基准源开始正常工作。

电路的器件参数如表 1 所示, M A M A M A 管的 尺寸较大, 是为了降低电路中的 1/f 噪声。电流镜 负载管M A 和差分对管M A 的宽长比较大, 以抑制电路的热噪声。由于电路中的电阻值较大, 故在工艺中用阱电阻实现。电容 *C* 有助于电路的 稳定, 同时还可以减小运放的带宽, 有助于降低噪 声的影响。

	表1	电路的器件参数	汝
Tab 1	Compo	onent values for	the circuit

Component	Values	Compoent	Values	Compoent	Values	Compoent	Values
M ₁	75/7.5μm	M ₆	50/7.5μm	M 11	2/10 µm	R_{1}	13 5 KΩ
M 2	300/5 μm	M 7	30/6 μm	M 12	10/2 μm	R 2	81. 3 KΩ
М з	300/5 μm	M 8	30/6 μm	M 13	2/10 µm	R 3	81. 3 KΩ
M 4	300/5 μm	M 9	$15/2 \ \mu m$	Q 1	$10 \times 10 \ \mu m^2$	R_{4}	30 KΩ
M 5	50/7. 5 μm	M 10	15/2 μm	Q 2	$350 \times 10 \ \mu m^2$	С	20 pF

4 仿真结果与讨论

基于 T SM C 0 35 CM O S 工艺的 B sin 3 模型, 采用 H sp ice 进行仿真。图 3 为常温时, 电源电压 1.1 V 时 V REF 瞬态特性(根据 tt-model),这时整个 电路的电流为 50.7 μA。电源电压 1.5 V 时,常温 下,应用不同工艺模型,输出电压 V REF 和总电流 *I*TOTAL 如表 2 所示。不同的模型,输出电压 V REF 变化 较小,从表中看出,模型变化对输出电压 V REF 影响



图 3 输出电压 V REF 的瞬态特性

Fig. 3 Transient characteristics of V_{REF}

表 2 不同工艺模型下仿真的电路特性

model			
Model	V_{REF}/mV	I total / μ A	
TT	460 38	51.87	
FF	460 48	52 15	
SF	460 3	51. 3	
FS	460 34	51.8	
SS	460 15	51.09	

所设计的带隙基准源电路总电流低于 52 μ A, 图 2 中电路启动后,M 11和M 12处于弱导通状态,流 过M 11和M 12支路电流为 4 5 μ A,可通过在M 11上 串加一个常开的倒比 PM OS 管,来降低此支路电 流,仿真发现,电路正常工作时,M $_{2}$ M $_{3}$ M $_{4}$ 皆处于 饱和状态,若要进一步降低图 2 中电路的功耗,可 行的方法是通过调整电路中管子的尺寸,使得M $_{2}$ M $_{3}$ M $_{4}$ 工作在亚阈值状态。

图 4(a) 是电源电压为 1.5 V, 基准输出电压



图 4 V_{REF}特性: (a) V_{REF}随温度的变化; (b) V_{REF}随电源 电压的变化

(h)

(a)

Fig 4 Characteristics of V_{REF} : (a) Temperature variation of V_{REF} ; (b) Voltage variation of V_{REF}

V REF 的温度特性, 当温度在 0~ 30 ℃之间时; 温度 系数为 1-ppm / ℃, 温度 40~ 50 ℃之间时, 温度系 数为 2-ppm / C; 温度 50~ 60 C时, 温度系数为 4ppm / C。图 4(b) 是低压带隙基准源输出 V REF 随电 源电压变化的特性曲线, 当电源电压在 1 1~ 2 9 V 之间变化时, 基准输出电压 V REF 是 460 2 ± 0 5 m V, 直流电源抑制比是- 59.8 dB。

由于 TSM C 0 35 μm CMOS 工艺的 NMOS 阈值电压为 0 536 V, PMOS 的阈值电压为- 0 736 V, 而 TSM C 0 25 μm CMOS 工艺的 NMOS 和 PMOS 阈值电压分别为 0 477 V、- 0 596 V, 所以本设计的带隙基准源在采用 0 25 μm 或 0 18 μm CMOS 工艺实现时,其电源电压的工作范围增 大。

5 结 论

在应用典型 CMOS 电压基准源的基础上,综 合一级温度补偿、电流补偿技术,设计了带隙电压 基准源电路(BGR)。该带隙基准源电路的温度系 数可低至 1-ppm/ \mathcal{C} ,电源电压工作范围为 1. 1~ 2.9 V,基准输出电压 V_{REF} 是 460 2 ± 0.5 mV,电 源抑制比为-59.8 dB。仿真结果证明了设计的正 确性。电路版图如图 5 所示。



图 5 带隙基准源电路(BGR)版图

Fig 5 Layout of bandgap reference circuit (BGR)



- [1] 何 捷,朱 臻,王 涛,等.一种具有温度补偿、高电源抑制比的带隙基准源[J],复旦大学学报(自然科学版),2001;40(1):86-70
- Tesch B J, Pratt P M, Bacrania K, et al 14-b 125
 M SPS digital-to-analog converter and bandgap voltage reference in 0 5 μm CMOS[A] Proc of the IEEE 1999 ISCAA 99, O rlando [C] FL, U S A, June, 1998: 452-455
- [3] Banba H, Shiga H, Mmezawa A, et al A CMOS bandgap reference circuit with sub-1-V operation
 [J] IEEE Journal of Solid-state Circuits, 1999; 34 (5): 670-674

2

模拟光刻成像的过程,实现对掩模版图形的校正。 针对 100 nm 分辨率的掩模版图, 基于规则的方法 建立的数据库绝大部分数据都需要重新修正,这些 数据的修正应通过光刻模拟软件的结果得出,并通 过试验验证。当前的数据库中的数据大多针对采用 248 nm 光源的光刻机制作 180 nm 分辨率图形而 制定。光学临近效应的图形修正大体确立了几个原 则: 在版图中细线条边加上辅助的线条: 适当延长 或缩短线段端点的长度或者加上"锤头"状的图形: 在折线拐点的内侧挖掉适对的小方形,外侧补上适 当的方形。这些对版图作出的额外修改的效果要根 据光学模拟的空间像成像结果进行判断。针对100 nm 分辨率的版图也应采用同样的方法, 通过模拟 和试验确定矫正图形的词汇库。同时,为了解决相 位冲突等版图设计问题时,往往需要对版图进行合 理的剖分,普通的一层光刻版可能被划分成两层或 三层,或者对版图中某些图形的形状在不影响电路 性能的情况下作适当修改。这样,适用于二元版图 的图形的光学临近效应校正的规则图标是否适用 新的图形? 如果不适应应该作什么样的改动? 也应 和移相掩模的设计进行统一考虑。

3 结 论

交替式移相掩模对于光刻分辨率的提高能起 到明显的作用,采用 193 nm 光源的光刻机,其分 辨率能达到 100 nm。移相掩模版图的自动设计是 该技术应用的一个难题,自动化的设计应该建立在

(上接第 249 页)

- [4] Leung N K, Mok P K T. A Sub. 1. V 15ppm/C CMOS bandgap voltage reference without requiring low threshold voltage Device [J] IEEE Journal of Solid-state Circuits, 2002; 37(4): 526-530
- [5] Annema A J. Low. power bandgap reference featuring DTMOST s [J] IEEE Journal of Solidstate Circuits, 1999; 34(7): 949-955
- [6] 毕查德 拉扎维 模拟 CMOS 集成电路设计 [M] 西安: 西安交通大学出版社, 2003

对版图图形作出合理分析的基础之上。要解决关键 的相位冲突问题,无论对图形作出修改还是分解, 都需要运用数学工具对图形作拓扑分析。将移相掩 模技术与光学临近效应校正结合,进行光刻模拟, 也是将光刻分辨率推进到 100 nm 的技术保证。



- [1] http: public itrs net/Files/2002Update/Home pdf
- [2] Levinson M, Viswanathan N, Simpson R.
 Improving resolution in photolithography with a phase-shifting mask [J] IEEE Transaction on Electron Devices, 1982; 29: 1 812-1 846
- [3] A kem iM on iwa, T suneo Terasawa, Kyoji Nakio, et al Heuristic method for phase-conflict m in in ization in automatic phase-shift mask design [J] Jpn J App1 Phys, 1995; 34: 6 584-6 589.
- [4] Hiroshi Fukuda, Shoji Hotta 0 3-µm pitch random interconnect patterning with node connection phaseshifing mask-experiments and simulations Optical microlithography, Santa Clara CA U SA: Christopher J. Progler, 2000 (v. 4000): 149-159



陆 晶(LU Jing) 男, 1976年生。硕士 毕业于河北工业大学, 现为中国科学院 微电子所在读博士, 主要从事微细加工 技术中移相掩模设计及光刻工艺的研究 工作。



朱 磊(ZHU Lei) 男, 1978年生, 西安 电子科技大学微电子所硕士研究生, 研 究方向为高速高分辨率 DAC 设计, 低 压低功耗模拟集成电路设计。



杨银堂(YANG Yintang) 男, 1962 年 生, 西安电子科技大学微电子研究所所 长、教授、博士生导师,研究方向为 VLSI技术、深亚微米模拟集成电路设 计、新型半导体器件和电路设计。