2005年8月

硅微电子

CMOS 亚阈型带隙电压基准的分析与设计

吴 金¹ 刘桂芝² 张 麟¹

(¹东南大学无锡分校,南京,210096)(²上海南麟电子有限公司,上海,200122) 2003-08-26 收稿,2003-12-02 收改稿

摘要:带隙基准可提供近似零温度系数和大的电源电压抑制比的稳定电压基准,且与工艺基本无关。文中分析了MOSFET工作于强反型区与亚阈区的电压和电流限定条件,结合自偏置完路结构,给出了一种基于亚阈区的低功耗 CMOS 带隙基准电路的设计。

关键词:带隙;基准电压;亚阈区

中图分类号: TN 431.1 文献标识码: A

文章编号: 1000-3819(2005)03-0375-04

Sub-threshold Operation CMOS Bandgap Voltage Reference Design

WU J in ¹ L **U** Guizh i^2 ZHAN G L in ¹

(¹W ux i B ranch, S outheast University, N anjing, 210096, CHN) (²N anlinear Electronics Ca, L td., Shanghai, 200122, CHN)

Abstract: Bandgap Reference can provide stable voltage with nearly zero temperature coefficient and larger PSRR, and also are process unrelated Based on the limitation condition for MOSFET operation in sub-threshold, one kind of basic sub-threshold low power voltage reference by a self-biasing circuits and its design method are presented in this paper.

Key words: bandgap; voltage reference; sub-threshold region EEACC: 2570D

1 引 言

随着半导体工艺技术的不断进步,MOS器件 特征尺寸已进入亚 100 nm 阶段,这迫使数字和模 拟电路系统的工作电压不断降低,以解决日益显著 的系统功耗问题。目前,众多亚 1.0V 低压模拟单 元电路不断涌现,如带隙基准电路等^[1~4]。与传统 的强反型电路设计不同,为配合电源电压的降低, 将MOS 管偏置在亚阈工作区已成为一个重要的 低压低功耗设计方法^[5]。 亚阈电路设计的关键, 在 于有选择的将所需要的MOSFET 偏置在可控的 亚阈工作区。

经典的带隙电路(BGR)利用的是正负温度系数电压补偿原理,负温度系数电压通常由 PN 结正向导通电压 V be (on)提供,而正温度系数 PTA T 电压则由两个 PN 结导通电压之差 ΔV be (on)实现。在CMOS 工艺中,多采用横向 L PN P 或纵向衬底

^{*} E-mail: jwu@ seu edu cn

2 亚阈工作区的偏置

直观上,MOS 管亚阈工作区的可控偏置比较 困难。首先,必须明确亚阈区的确切范围,其次必须 保证当电源电压变化或工艺漂移时,亚阈工作区域 能够稳定不变。

亚阈区又称为弱反型工作区,介于强反型与截 止区之间,具体可从有效栅驱动电压和电流大小加 以限定。本文考虑的亚阈区是与强反型为边界的弱 开启区,因此从电压方面看, V Gs 应在 V TH 附近^[6], 即 $\Delta = V$ GS- V TH 应小于 2nV T, 其中 n 为工艺非理 想因子,在通常1~1.5范围之间,V_T=26mV(300 K)为常温下的热电压。这样,V cs偏置最多只能大 于V_{TH}约80mV以内,以满足弱开启条件。通常, 考虑工艺漂移或补底偏置效应后, V т 的变化可达 到 100~ 200 mV 甚至更高。显然,如采用固定栅偏 置,则由于 V TH 的微小变化,很难保证器件在所有 状态下都能处于亚阈区。因此,亚阈偏置只能采用 自适应的偏置技术。所谓自偏置,是将栅压取自本 支路上的漏极电位, 当 V тн 变化造成支路电流变化 时, 栅偏电压也跟随变化, 动态反馈会使 V GS- V TH 仍然保持在规定的亚阈范围内,工作状态不变。因 此、当工艺漂移时、只要采用的自偏置电路结构中 存在限流机制,支路电流可限制在一定范围内,即 可实现稳定的亚阈区工作状态。

因此, 亚阈区的偏置从电流方面限定则更为有效。根据 EKV 的连续型 *I-V* 模型, 强反型-弱反型的临界电流或转折点电流定义为标称电流 *Is*。*Is* 电流仅由工艺和上述最小有效栅驱动电压有关^[7], 考虑放宽 1 倍的容量, 则单位*W* / L 的临界转折电流可表示为:

$$I_{\rm S0} = \frac{0.5I_{\rm S}}{W/L} = \frac{0.5(K\Lambda^2/2n)}{(W/L)} = nK V_{\rm T}^2 = n\mu C_{\rm ox}V_{\rm T}^2$$
(1)

根据 0 6 μm CMOS 相关工艺参数, 电子和空 穴迁移率分别为 μ_n 426 cm²/(V · s), μ_p 192 cm²/(V · s), 栅氧化层厚度 t_{ox}= 12 5 nm, 单位面 积栅电容 C_{ox}= 6₀6_x/t_{ox} 0 276 μF/cm², 阈电压为 V_{TN}= 0 727 V 和 V_{TP}= - 1 017 V, 亚阈斜率为 n_e = 1 099 和 n_h= 0 829, 工艺增益因子为 k_n= μ_nC_{ox} 117. 6 μA /V², k_p= μ_nC_{ox} 53 μA /V²。代入以上 参数, 计算得到 I_{S0,n}= 87. 4 nA, I_{S0,p}= 29. 7 nA。

以上结果表明,为确保亚阈偏置,应使单位 W /L 下的器件电流NMOS 管限制在 87 nA 以内, 而 PMOS 管限制在 30 nA 以内。换言之,要想使具 有较大电流的器件工作在亚阈区,应使其W /L 增 加以减小有效栅压;同样,要使具有较小电流的器 件工作在强反型区,应使其W /L 很小以增加其有 效栅压。因此,判断器件是否工作在亚阈区,不能仅 从电流的绝对大小上看,还要看其W /L,即要考察 其有效栅压的大小。这在电路设计中具有重要指导 意义,即通过限定电流的大小,以及变化同一支路 上各器件W /L 之间的关系,可有选择地将同一条 支路中的部分器件设定在亚阈工作区,而其它器件 设定在常规的强反型工作区。

3 亚阈区 bandgap 电路设计

基本的亚阈 B G R 电路结构 I 如图 1 所示,其 核心是一个单调型非线性自偏置电路。将M N 0 和 M N 1 偏置在亚阈区,而将M P 0 和M P 1 偏置在强 反型区。NM O S 管的面积比为 *S* n 1 *S* n 0 = *N* 1,相 应的 PM O S 管的面积比为 *S* p 1 = *P* 1。



图 1 非线性电流源偏置的亚阈原理 bandgap 结构

Fig 1 Sub-threshold bandgap circuit by non-linear current biasing

由于NMOS 在亚阈区, 可等效看成为BJT 的 V be电压, *I*-V 呈指数或对数关系^[4], 则电阻 R 1 上的 压降为:

© 1994-2006 China Academic Journal Electronic Publishing House. All rights reserved. http://www.cnki.net

$$V_{\rm R1} = \Delta V_{\rm GS} = n_{\rm e} V_{\rm T} \ln \left(\frac{I_0 \ S_{\rm N1}}{I_1 \ S_{\rm N0}} \right) =$$

$$n_{e}V_{T}\ln\left(\frac{S_{p}}{S_{p}}\right) = n_{e}V_{T}\ln\left(N \bullet P\right)$$
(2)

上式表明, 电阻上的 PTAT 压降与偏置电路 对角线上MOS 器件面积因子乘积之比有关。 V_{R1} 转化成支路电流并通过M P2 电流镜传递到输出支路上, 再转化成电阻 R_2 上的 PTAT 电压, 以补偿PN 结的负温度系数电压, 获得零温度系数的 bandgap 输出, 即:

$$V_{\rm ref} = n_{\rm e} \frac{S_{\rm p2} R_2}{S_{\rm p1} R_1} V_{\rm T} \ln (N \bullet P) + V_{\rm be} (Q_1) \quad (3)$$

因导通压降 V be (on)的负温度系数近似为-2 mV/C,VT的正温度系数为 k/q 0.089 mV/C, 则获得零温度系数补偿所需要的比例常数为-2/ 0.089 22 5。

具体参数设计过程为: 1)选择面积因子比: N, P,得到电阻 R_1 所限制的该支路电流应满足的 亚阈偏置关系,即 $I_1 = (V_T/R_1) \ln (N \times P)$ 87.4 nA (W/L)_{N1}; 2)因MN0工作在亚阈区,其电流与 MN0管尺寸也应满足 I_0 87.4 nA (W/L)_{N0}的关 系。因MN0的W/L小,MN0若在亚阈区,一定可 保证MN1也在亚阈区; 3)设 I_0 支路电流限制在 1.0 μ A,则(W/L)_{N0}>11.4; 4)由N,得到(W/L)_{N1} = (W/L)_{N0}×N; 5)根据步骤 1),得到电阻为 R_0 = $n_eV_T \ln (N \times P)/I_1$; 6)选取 S_{P2} S_{P1} ,求出 R_2 ; 7)考 虑到MOSFET 输出电阻的大小,必须选择NMOS 和 PMOS 的合适沟长。

根据以上原始参数采用 HSP ICE 模拟得到的 输出电压为 1.5 V,比预期结果有较大增加,主要原 因在于MN1 管因电阻 R_1 引起的衬底偏置效应和 电路失配使输出比理论值偏大。解决的方法也很简 单,在其它所有参数保持不变的条件下,按不同的比 例改变电阻 R_1 和 R_2 。 R_1 增加,各支路电流减小,保 证MN0 和MN1更加可靠地工作在亚阈区, R_2 增 加的幅度略小, R_2/R_1 比值下降以使输出达到 1.2 V 左右的带隙输出,并使常温下的温度系数最小。

根据 HSP ICE 模拟结果, 电阻参数调整为 R₀ = 200 k, R₁= 373 7 k。 典型条件下, 输出电压 V_{ref} = 1. 273 V, 1. 5~ 5 V 的输出电压的漂移为 1. 33 V~1. 2 V= 130 mV, 总功耗为 3. 09 μA₀- 30~ 85 C温区内的输出电压漂移为 2.5 mV, 温度系数为 2.5 mV/115 ℃= 22 ppm (V/℃)。

4 设计改进

采用自偏置的非线性 Peak 电流源偏置代替 以上结构,即将原来的_{R1} 电阻移至MN0 的漏,形 成如图 2 所示的结构 II,可从根本上克服衬底偏置 效应的影响。





电阻上的压降仍为两个亚阈NMOS 管的V as 差,因此(2)式仍然成立。采用相同的设计流程,并 以 1 μ A 为 I_0 支路设计参考,则所需的限流电阻为 $R_{1} = n_eV \pm \ln(N \times P)/I_1$ 。若保持各MOS 管原先设 计的尺寸不变,则放大限流电阻值以保证更加可靠 地工作于亚阈区。

代入以上参数后模拟得到的输出电压为 1. 15 V,比理论值略偏小,此时衬底偏置效应已不存在。 在参数优化调节中,可保持 R₁ 不变,同时增加 R₂ 数值,使输出增加到带隙输出,并获得最小的温度 系数,调试获得的 R₂。

在典型条件下的模拟结果为: V_{ref} = 1. 187 V, V_{cc} 从 1. 5~ 5 V 范围内的输出电压变化为 1. 22-1. 15= 70 mV, 比 I 型结构的电源抑制比特性提高 一倍, 输出基准与 V_{cc} 的关系如图 3 所示, 工艺漂 移对输出影响很小, 总功耗为 2 36 μ W, 比原来略 有降低。温度特性也同样有所提高, - 30~ 85 ℃内 的输出变化仅为 1. 8 mV, 等效为 1. 8 mV /115 ℃ = 15. 7 ppm (V / ℃), 图 4 给出了基准带隙电压的 温度特性。

比较两种设计, II 型输出比 I 型略小, 主要原因在于, 输出电流小, 使 PN 结电压略小, 但这不是





Fig. 3 $V_{ref} \sim V_{cc}$ performance under 5 process corner of circuit II





主要的,较为显著的应是 PN 结负温度特性的影响,在小电流下,负温度系数的绝对值应有所减小, 从而使输出电压降低。

自偏置改善的最直接效果是提高了电源抑制 比。V cc 变化时所引起电流变化导致电阻上的电压 也跟随改变, I 型设计中电阻电压会调制V TH, 使 V TH 也跟随V cc 变化, 这又进一步影响电流的大小, 使输出偏离更为显著。在 II 型设计中, 因电阻电压 的变化不会影响到V TH 的改变, 因此V ref 的 PSR R 特性明显改善。

5 实验结果

以上各种设计在 0 6 µm CMOS 工艺上进行 了流片实验,结果证明了实现的准确性。测试结果 平均值为 1.08 V,偏差在 3% 以内,-25~125 C 温漂范围内的基准变化在 12 mV 以内(增加),当高 温在 90 C以内时,基准变化实测为 5 mV 以内,电路 基本具备带隙特性,但正温度系数补偿量偏高。实际的输出结果为1.18 V 左右,实际与设计结果能够很好地符合。该单元电路目前已用于 PFM DC-DC 电源系统的基准电压设计中。

5 结 论

给出了与工艺相关的MOS 管亚阈区电压和 电流判据,以及控制器件进入亚阈区的w /L 设计 准则,针对普通的自偏置电路结构,提出了其改进 形式。利用MOS 管亚阈特性所产生的PTAT 电流 和电压,设计出一种获得实际结果验证的带隙电压 基准电路,3 V 条件下基准电压值近似为 1.18 V, 温度系数 20 ppm (V / ℃)以内,功耗近似为 2.5 μW,在低功耗 CMOS 电路系统中获得了实际应 用。

(下转第384页)

384

(4): 302-307

- [4] ZHU Jun Flash M emory Technology Development 2001 6th ICS ICT [C] 2001: 189-194
- [5] Paulo Cappelletti, Carla Golla, Piero O livo, et al Flash Memories [M] Boston: Kluwer A cademic Publishers, 1999
- [6] Yoshikawa K, Yamada S, Miyamoto J, et al Comparison of current flash EEPROM erasing methods: stability and how to control[A] Electron Devices Meeting [C], 1992 Technical Digest International, 13-16 Dec 1992: 595-598
- Buskirk V an, M ichael A, Johnny C, et al V PP Power Supply Having a Regulator Circuit for Controlling a Regulated Positive Potential U. S Patent 5291446, M arch 1994
- [8] Kamoulakos G, Chrisanthopoulos A, Tsiatouhas Y, et al Management of charge pump circuits NTEGRAT DN, the VLSI Journal 30, 2000: 91-101
- [9] Venkatesh B, Chung M, Govindachar S, et al A 55 ns

0 35 μm 5 V only 16 M flash memory with deeppower-down [A] ISSCC D igest of Technical Papers [C] 1996: 44-45



伍 冬(WU Dong) 男, 1977年出生, 2001年毕业于西安交通大学电子工程 系,目前在清华大学微电子所攻读博士 学位,主要从事快闪存储器电路设计。

潘立阳(PAN Liyang) 男, 1975年出生,清华大学微电子 所助理研究员,博士,主要从事快闪存储器工艺开发和可靠 性研究。

段志刚(DUAN Zhigang) 男, 1979年出生, 2001年毕业 于西安理工大学电子系, 目前在清华大学微电子所攻读硕 士学位, 主要从事快闪存储器电路设计。

(上接第 378 页)

参考文献

- Serra-Graells F, Huertas J L. Sub-1-V CMOS proportional-to-absolute temperature references
 [J] IEEE J SSC, 2003; 38(1): 84-88
- [2] Leung K N, Mok P K T. A-sub-1-V 15 ppm / € CMOS bandgap voltage reference without requiring low threshold voltage device [J] IEEE J SSC, 2002; 37(4): 526-530
- [3] Boni A. Op-amp and startup circuits for CMOS bandgap references with near 1-V supply[J] IEEE J SSC, 2002; 37(10): 1 339-1 343
- [4] Banba H, Shiga H, Umezawa A, et al A CMOS bandgap reference circuits with sub-1-V operation
 [J] IEEE J SSC, 1999; 34(5): 670-674
- [5] Giustolisi G, Palumbo G, Criscione M, et al A lowvoltage low-power voltage reference based on subthreshold MOSFET [J] IEEE J SSC, 2003; 38

(1): 151-154

- [6] Laker K R, Sansen W M C. Design of Analog Integrated Circuits and System s[M] M cGraw-Hill Inc 1994
- [7] Enz C C, Krummenacher F, Vittoz E A. An analytical MOS transistor model valid in all regions of operation and dedicated to low voltage and low current applications [J] Special Issue of the A nalog Integrated Circuits and Signal Processing Journal on Low voltage and Low Power Design, 1995; 8: 83-114



吴 金(WU Jin) 1965年生, 男, 汉族, 江苏省南京市人。1997年获微电子专业 工学博士学位, 现为东南大学教授, 主要 从事模拟、数模混合集成电路等领域内 的教学和科研工作。