

基于 AT89818 的 10M/100M 以太网交换机设计

摘要: 基于 AT89818 交换芯片的以太网交换机, 采用 AT89818 作为核心交换芯片, 用 AT89C52 作为系统设置和控制的芯片, 三线 EEPROM 存储系统配置数据; PHY 采用 2 个 8 端口 10M/100M 快速以太网物理层收发设备 M88E3080, 提供 16 个多路 10M/100Mbps 的 RJ-45 以太网端口。

关键词: AT89818 AT89C52 以太网端口 交换机 M88E3080 网络变压器 YL18-2401S

引言

近年来, 网络技术发展迅猛, 而在市场上以太网则占统治地位。本设计采用 Atan 公司的交换芯片 AT89818 作为核心芯片, 用 AT89C52 作为系统设置和配置的芯片。交换机为快速以太网的升级提供了很好的灵活性和易处理性, 它提供了 16 个多路 10M/100Mbps 的 RJ-45 以太网端口。交换机将自动地检测与之相接设备的速率, 允许在同一个交换机上使用 10Mbps 和 100Mbps 设备而无须替代原有的网络设施。

1 系统功能

系统符合 IEEE 802.3-802.3u 标准, 接口为 16 口 10/100Mbps 多路交换 (使用屏蔽 RJ-45 连接器)。系统拥有最多可存放 8K MAC 地址条目的地址表, 并且具有存储转发交换的特性, 使其能自动学习并存储 MAC 地址表中的地址; 具备一个共享存储器的动态 O/I 缓冲区, 从而保证了快速无误的包存储和包转发; 采用即插即用配置自动学习方式, 支持半双工和全双工模式, 另外有一个 MDI 口做级联用。主要技

术指标为

最大转发率:

14 880pps/10BASE-T; 148 800pps/100BASE-TX。

最大过滤速率:

14 880pps/10BASE-T; 148 800pps/100BASE-TX。

2 系统构成

本交换机系统采用 AT89818 作为核心交换芯片; MCU 采用 AT89C52, 用做控制和系统设置, 已经和计算机进行通信连接; EEPROM 采用 AT93C46, 用于储存交换机启动时所需的初始化数据; SRAM 采用 64K×64 位的 W25P243

A; PHY0 和 PHY1 采用 8 端口的 DSP 10/100 PHY; JACK0 和 JACK1 为 RJ-45 连接器。系统结构如图 1 所示。

2.1 AT89818

AT89818 是整个硬件系统的中心, 也是核心交换芯片。AT89818 最多可有 18 个 10M/100Mbps 多路交换接口, 其中的一个或者几个可以捆绑, 芯片有 8192 个 MAC 地址条目的地址表, 另外还可以通过 EEPROM 设置 VLAN。

- ◇支持存储转发功能;
- ◇每个 VLAN 包可有 1522B 大小的缓存;
- ◇支持老化功能以及 802.3x 流控制;
- ◇可无缝连接 64K×64 位或者 128K×64 位的 SRAM;
- ◇可进行广播风暴控制;
- ◇具有两个基于 MAC 地址的捆绑组, 每个组可有 2~6 个端口;




图 1

◇支持通过 EEPROM 配置的基于端口的 VLAN 技术;

◇可通过 EEPROM 配置每个端口的速度、半双工或全双工模式、捆绑模式、VLAN 设置等等。

图 2

2.2 MCU (AT89C52)

AT89C52 作为系统设置和控制的芯片。MCU 可通过串口和计算机通信, 通过计算机对交换机进行控制和设置管理; 同时, 它和 AT89818 交替获得对 EEPROM 的控制权。当交换芯片将对 EEPROM 的控制交给 MCU 后, MCU 对 EEPROM 进行读写修改。修改完成后, MCU 可将控制权利交给交换芯片, 交换芯片再从 EEPROM 中重新读取配置数据。

2.3 其它器件

(1) EEPROM

采用三线 CMOS 器件 AT93C46, 可以通过 ORG 引脚的置高或置低来选择 EEPROM 的数据格式为 64×16 或者 128×8 。通过 CS、SK、DI、DO 与 MCU 相连, MCU 可以对 EEPROM 存储的数据进行读写。

(2) PHY

采用 M88E3080。它是一种 8 端口 10M/100Mbps 快速以太网物理层收发设备, 具有更高的信噪比、较低的功耗, 是 Marvell Semiconductor Inc. 的产品。

(3) SRAM

采用 W25P243A。它是一种 $64K \times 64$ 大小的 PIPELINED 的 CMOS 高速静态 RAM, 是 Winbond Electronics 公司产品。

图 3

3 系统关键电路的设计

3.1 系统时钟的设计

由于两个 PHY 芯片的时钟都为 50MHz, 而 SRAM 和 AT89818 的时钟都有 75MHz, 已经属于高速数字电路的设计, 因此在设计时候要考虑信号的完整性。

如图 2 所示, 通过缓存器 74LVT244 可增加时钟的驱动能力, 产生 2 个同相、延迟极小并且一致的时钟输出给 2 个 PHY, 可保证信号的完整性。

另外在 PCB 设计时也应该让高速信号走线尽量短, 以保证系统信号的完整性设计。

3.2 MCU 与 EEPROM、AT89818 之间控制的系统设计

MCU 与 AT93C46 连接如图 3 所示。MCU 通过 ED0、EDI、ESK、ECS 可对 AT93C46 进行读写; 同时, ED0、EDI、ESK、ECS 也分别




图 4

与 AT89818 的 D0、DI、SK、CS 相连接。AT89818 与 MCU 通过 E2TR 交换对 EEPROM 的控制，当 E2TR 为低时，AT89818 通过 D0、DI、SD、CS 从 EEPROM 中读取配置数据；当 E2TR 为高时，AT89818 的这 4 根信号线处于高阻状态，对 EEPROM 的控制交给 MCU，MCU 此时可对 EEPROM 中的数据进行修改。系统重新启动后 30ms 内，E2TR 必须保持为低电平。

3.3 AT89818 与 PHY 以及 SRAM 连接

AT89818 与 M88E3080 以及 SRAM 的连接如图 4 所示。MDC 为交换芯片输出的 1MHz 时钟，用于驱动 PHY 芯片。为增加驱动能力可考虑先通过缓存器，MDIO 为交换芯片管理 PHY 芯片所用的 DATA 线，再通过 2 个网络变压器 YL18-2401S 把数据发送给 RJ45 接口

4 应用前景

本交换机是一个具有快速以太网交换功能、高性能、低功耗的网络设备。近些年来网络发展迅速，很多社区在建设的时候都在考虑光纤到户。本设备以经济、实用、高效等众多优点可完全满足广大用户的需要。