FPGA 入门系列实验教程 V1.0

前言

目前市场销售 FPGA 开发板的厂商很多,但大多只提供些简单的代码,没有 详尽的文档和教程提供给初学者。经验表明,很多学生在学习 FPGA 设计技术的 过程中,虽然刚开始学习热情很高,但真正坚持下来一直到"学会"的却寥寥无 几,除了学生个人毅力的因素外,另外一个更主要的原因就是所选的开发板缺少 配套的说明文档和手把手系列的入门教程。原本 FPGA 的学习门槛相对于单片机 来说就高了不少,再加上缺少手把手系列教程资料,这就给初学者学习 FPGA 增 添了更多的困难,很多初学者因为找不到入门的方法而渐渐失去了学习 FPGA 的 兴趣和信心。

作者从接著到系统学习 FPGA 有两年多的时间了,学习 FPGA 的时间不长, 期间因为没有专业的老师指导,自己摸索学习 FPGA 走了很多的弯路。有过问题 迎刃而解的快乐,也有过苦苦寻求结果和答案的痛苦历程,回想起自己学习 FPGA 的历程,从开始的茫然,到后来的疯狂看书,购买开发板,在开发板上练 习各种 FPGA 实例,到最后能独立完成项目,一路走来,感受颇多。发觉学习 FPGA 只要选择正确的方法是有捷径可走的,有很多人学习 FPGA 很长时间, 因为没有找到正确的方法还是停留在入门阶段。

针对现状,作者从初学者的角度出发,结合作者学习 FPGA 的经验和亲身体 会,遵循"宁可啰嗦一点,也不放过细节"的原则编写了详尽的实验教程作为艾 米电子工作室开发套件的配套教程使用,主要面向 FPGA 初学者。FPGA 的学习 只有通过大量的操作与实践才能很好并快速的掌握。为此本实验教程从点亮 LED 灯写起,深入浅出,以图文并茂的方式由易到难地列举了很多实例,采用手把手、 Step by Step 的方式让初学者以最快的方式掌握 FPGA 技术的开发流程以及 Quartus II 软件的使用,从而激起初学者学习 FPGA 的兴趣。在教程中作者采用 "授人以渔"的方式,努力做到不仅讲述怎样进行试验,而且分析为什么这样做, 以便初学者深刻理解并快速掌握 FPGA 的学习方法。

本实验教程的所有实例均在艾米电子工作室开发套件上验证通过,本教程虽然简单但编写也花费了作者大量的时间和精力,对于转载需要注明出处: http://www.amy-studio.com(艾米电子工作室作者:静水流深),并未经艾米电子工作室同意不得用于其他商业用途。

FPGA 技术是不断发展变化的,要掌握 FPGA 技术的精髓,需要设计者在实践中不懈地摸索与积累,逐步提高自己的设计水平,本实验教程试图对初学者起到快速入门的作用。但由于作者学习 FPGA 时间不长,水平有限,错漏和不严谨之处在所难免,欢迎大家批评指正。并请您将阅读中发现的错误或建议发送到作者 Email:zhoujie9220@163.com,以使本教程不断地完善。

我们一直用砂在做!

FPGA 入门系列实验教程——LED 闪烁灯

1. 实验任务

让实验板上的 8 个 LED 周期性的闪烁。通过这个实验,熟悉并掌握采用计数 与判断的方式来实现分频的 Verilog HDL 的编程方法以及 Quartus II 软件的使 用方法和开发流程。

2. 实验环境

硬件实验环境为艾米电子工作室型号 EP2C8Q208 增强版开发套件。 软件实验环境为 Quartus II 8.1 开发软件。

3. 实验原理

艾米电子工作室开发套件板载 50MHz 的时钟源, 假如我们直接把它输入 到发光二极管 LED,由于人眼的延迟性,我们将无法看到 LED 闪烁,认为 它一直亮着。如果我们期望看到闪烁灯,就需要将时钟源的频率降低后再输 出。本实验采用计数与判段的方式来实现降低时钟源的频率。计数电路可用 计数器实现,每来一个时钟脉冲 CLK,计数器就加 1,而每当判断出计数器 达到某个数值时,把输出状态求反,就使得 8 个 LED 的亮灭反转一次,即: 周期性的输出高电平 "1"和低电平 "0"。这样设计相当于把 50MHz 的时钟 源分频后输出。如果最终要使得 LED 1S 闪烁一次,即输出 1Hz 的时钟脉冲, 让计数器计到 25000000 便可以让 LED 亮 0.5 秒、灭 0.5 秒。

4. 实验程序

module led1 (clk ,led);	// 模块名及端口参数
input clk;	// 输入端口定义
output [7:0]led;	// 输出端口定义
reg [7:0]led;	// 输出端口定义为寄存器型
reg [25:0] buffer;	// 中间变量 buffer 定义为寄存器型
always@(posedge clk)	
begin	// 顺序语句,到 end 止
buffer<=buffer	:+1; // 计数器 buffer 按位加 1
if(buffer==26'd2500000) //判别 buffer 中的数值为 25000000 时,	
	//做输出处理
begin	
led<=~	led; // led[0]-led[7]反转一次。
buffer<	≍=0;
end	



end endmodule

5. 实验步骤

(1) 建立新工程项目:

打开 Quartus Ⅱ 软件,进入集成开发环境,点击 File→New project wizard 建立一个工程项目 led1。

(2) 建立文本编辑文件:

点击 File→New...,在该项目下新建 Verilog HDL 源程序文件 led1.v,输入试验程序中的源程序代码保存后选择工具栏中的 ジ 按钮启动编译, 若在编译中发现错误,则找出并更正错误,直到编译成功为止。

(3) 选择器件型号及引脚的其他设置:

选择所用的 FPGA 器件 \rightarrow EP2C8Q208C8,以及进行一些配置。选择配置器件 EPCS4,设置不需要使用的 IO 功能为 As inputs, tri-stated。点击两次 ok,回到主界面。

(4) 配置 FPGA 引脚:

(5) 编译工程项目:

在 Quartus II 主页面下,选择 Processing→Start Compilation 或点击工具 栏上的▶按钮启动编译,直到出现 "Full Compilation Report"对话框,点 击 OK 即可。

(6) 波形仿真: 由于本次试验比较简单, 波形仿真将在后面实验详细讲解。

(7) 下载设计程序到目标 FPGA

6. 实验现象

第二个实验完成了,看到实验板上 8 个 LED 灯周期性的闪烁,是不是觉得这个实验比上个实验有意思呢?回想一下我们通过这个实验学会了什么? 采用计数与判断的方式来实现分频的 Verilog HDL 的编程方法,你学会了没? 应该有那么一点点收获吧!

我们一直用砂在做!