

VHDL 设计 MOORE 型有限状态机时速度问题的探讨

摘要： 随着微电子技术的迅速发展，人们对数字系统的需求也在提高。不仅要有完善的功能，而且对速度也提出了很高的要求。本文介绍了 MOORE 型有限状态机的几种设计方法

关键词： VHDL，MOORE 型，有限状态机

1 引言

随着微电子技术的迅速发展，人们对数字系统的需求也在提高。不仅要有完善的功能，而且对速度也提出了很高的要求。对于大部分数字系统，都可以划分为控制单元和数据单元两个组成部分。通常，控制单元的主体是一个有限状态机，它接收外部信号以及数据单元产生的状态信息，产生控制信号序列。MOORE 型有限状态机的设计方法有多种，采用不同的设计方法，虽然可以得到相同功能的状态机，但他们的速度、时延特性、占用资源可能有较大的差异。在某些对速度要求很高的场合，如内存控制器，则需要针对速度进行优化设计。

2 MOORE 型有限状态机的几种设计方法


2.1 输出由状态位经组合译码得到

它的实现方案是：现态与输入信号经组合逻辑得到次态，在时钟的上升沿到来时，状态寄存器将次态锁存得到现态，现态经过输出组合逻辑译码得到输出信号。如图 1 所示。由于输出必须由现态的状态位经过译码得到，这就需要在现态与输出之间增加一级组合译码逻辑，从而加大了从状态位到器件输出管脚的传输延迟，同样也增加了时钟-输出时延 TCO。



图1 输出由状态位经组合译码得到的有限状态机

假设一个简单的内存控制器的状态转换图如图 2 所示。一个完整的读写周期是从空闲状态 idle 开始。在 ready 信号有效之后的下一个时钟周期转移到判断状态 decision，然后根据 read_write 信号再转移到 read 或 write 状态。则采用这种设计方法的 VHDL 源程序如下：



状态	输出	
	oe	wr
idle	0	0
decision	0	0
wrte	0	1
ready	1	0

图2 状态转换图

```

signal present_state, next_state: std_logic_vector(1 downto 0);
process (clk, ready, read_write, present_state)
begin
    if (clk' event and clk = '1') then
        case present_state is
            when idle => oe <= '0'; wr <= '0';
            if ready = '1' then
                next_state <= decision;
            else next_state <= idle;
            endif;
            when decision => oe <= '0'; wr <= '0';
            if (read_write = '1') then
                next_state <= read;
            else next_state <= write;
            endif;
            when read => oe <= '1'; wr <= '0';
            if (ready = '1') then
                next_state <= idle;
            else next_state <= read;
            endif;
            when others => oe <= '0'; wr <= '1';
            if (ready = '1') then next_state <= idle;
            else next_state <= write;
            endif;
        endcase;
    endif;
endprocess;

state_clock: process (clk) begin
    if (clk' event and clk = '1') then
        present_state <= next_state;
    endif;
endprocess;

```

对此程序综合出的电路如图 3 所示。现态 present_state 与次态 next_state 均由两个触发器构成，输出 wr 和 oe 均由 present_state 经组合译码得到，因此从时钟的上升沿到状态机输出的延迟为通过逻辑阵列的时钟-输出时延 TC02，而不是较短的时钟-输出时延 TC0，且输出信号 wr, oe 直接来自组合逻辑电路，因而可能有毛刺发生。




图3 由第一种程序综合出的电路

2.2 输出由并行输出寄存器译码得到

在第一种方法中，主要由于输出组合逻辑引入了延时，从而加大了时钟-输出时延。为了缩短状态机输出到达管脚的延时，可以在锁存状态位之前，先进行输出的组合逻辑译码并将其锁存到专用寄存器中，时钟上升沿到来时，专用寄存器中直接输出 wr 和 oe 而没有了组合逻辑引入的延时，从而使状态机输出的延迟为 TCO。实现该方案的方框图如图 4。采用这种设计方法的 VHDL 源程序如下：




图4 输出由并行输出寄存器译码得到的状态机

```

signal present_state:std_logic_vector(1 downto 0);
signal next_state:std_logic_vector(1 downto 0);
signal wr_d,oe_d:std_logic;
begin
process(clk,ready,read_write)
begin
if(clk'event and clk='1')then
case present_stateis
when idle=>
if ready='1' then next_state<=decision;
else next_state<=idle;
endif ;
when decision=>
if(read_write='1') then next_state<=read;
else next_state<=write;
endif;
when read=>
if(ready='1') then

```

```

next_state<=idle;
else next_state<=read;
endif;
when others=>
if(ready='1')then
next_state<=idle;
else next_state<=write;
endif;
endcase;
endif;
endprocess;
withnext_stateselect
oe_d<='0' whenidle|decision|write,'1' when others;
withnext_stateselect
wr_d<='0' whenidle|decision|read,'1' when others;
state_clock:process(clk)
begin
if(clk'eventandclk='1')then
present_state<=next_state;
oe<=oe_d;
wr<=wr_d;
endif;
endprocess;

```

在此程序中，用到了两个新的信号 oe_d 和 wr_d ，对次态 $next_state$ 进行锁存，不象第一种方案中将现态 $present_state$ 进行译码从而得到在下一个时钟周期 oe 和 wr 的取值。对此程序综合出的电路如图 5 所示。 oe_d 和 wr_d 作为锁存器 D1 和 D2 的输入。因此 D1、D2 的输出为上一个次态（即现态）的值。 clk 的上升沿到来时，D1、D2 即将 oe_d 和 wr_d 锁存，从而得输出 oe 和 wr 。因此从时钟的上升沿到状态机输出的延迟为时钟-输出时延 $TC0$ 而不是通过逻辑阵列的时钟-输出时延 $TC02$ 。又由于时钟信号将输出加载到附加的 D 触发器中，因而消除了输出信号的毛刺。然而，这种方法存在两个缺点：（1）由于用到了输出寄存器，它比第一种设计需要多用两个寄存器；（2）虽然它的时钟-输出时延从 $TC02$ 减小到 $TC0$ ，但从状态机的状态位到达 oe 和 wr 需要经过两级组合逻辑，这就影响了系统时钟的最高频率。




图5 由第二种程序综合出的电路

2.3 输出直接从状态位得到

为了能够把时钟-输出时延限制在 TCO 内，也可以将状态位本身作为输出信号。对于状态位不是很多的状态机而言，这种方法也许较前两种更为优越。某种情况下，可能会出现两种不同状态有相同的状态位，此时只需增加一位状态位加以区别即可。如此程序中，idle、decision、read、write 四种状态可分别编码为 000，001，100，010。采用这种方法所对应的程序如下：

```
signal present_state: std_logic_vector(2 downto 0);
state: process (clk, ready, read_write);
begin
  if (clk'event and clk = '1') then
    case present_state is
      when "000" => if ready = '1' then present_state <= "001";
      else present_state <= "000";
      endif;
      when "001" => if (read_write = '1') then
      present_state <= "100";
      else present_state <= "001";
      endif;
      when "100" => if (ready = '1') then
      present_state <= "000";
      else present_state <= "100";
      endif;
      when "010" => if (ready = '1') then present_state <= "000";
      else present_state <= "010";
      endif;
      when others => present_state <= "---";
    endcase;
  endif;
end process;
oe <= present_state(2);
wr <= present_state(1);
```

对此程序综合出的电路如图 6 所示。从图中可知，输出信号未通过额外的逻辑对现态进行译码，而是直接来自状态寄存器，因而输出信号上没有毛刺，并且它所用的宏单元少于通过并行输出寄存器输出的方式。




图6 由第三种程序综合出的电路

3 结论

从以上分析可知，普通 **MOORE 型** 状态机时延最长，速度最慢，可应用于对速度要求不高的场合。同时，由于它的输出信号中有毛刺，更加限制了它的应用范围。后两种方案在相同的条件下，具有相同的时延，即速度是相同的，但第二种方案所占用面积要比第三种大得多，且对时钟频率有一定限制。如果可能的话，选择“输出直接从状态位得到”类型状态机是一个理想的方案，因为其速度最快，面积最小，设计这种状态机时，必须在 **VHDL** 源码中对状态的编码加以明确的规定，使状态和输出信号的取值一致。所以只有在状态机的规模较小时，才能很好地实现这种类型的设计。