

第 1 章 MCS-51 系列单片机基础

单片机，也称单片微控制器(MCU)，是把一个计算机系统集成在一块芯片上的微机。片内含有微处理器(CPU)、只读存储器(ROM)、随机存取存储器 RAM、并行 I/O 口、串行 I/O 口、定时器/计数器、中断控制、系统时钟及系统总线等。

1.1 单片机概述

单片机按内部数据通道的宽度，可分为 4 位、8 位、16 位及 32 位单片机。因此，单片机的发展先后经历了 4 位、8 位、16 位和 32 位等阶段。虽然如此，从实际使用情况看，却并没有出现推陈出新、以新代旧的局面。4 位、8 位、16 位和 32 位单片机仍各有应用领域，8 位单片机由于功能强，被广泛用于工业控制、智能接口、仪器仪表等各个领域，8 位单片机在中、小规模应用场合仍占主流地位，代表了单片机的发展方向，在单片机应用领域发挥着越来越大的作用。本书主要以 MCS-51 系列单片机中的 8051 单片机为主，讲述单片机的原理及应用。

1.1.1 单片机的特点

单片机的特点可归纳为以下几个方面：

1) 集成度高

单片机尽可能把实际应用所需要的 CPU、RAM、ROM、I/O 口及定时器/计数器都集成在一块芯片内，使之成为名副其实的单片机。内部采用总线结构，减少了各芯片之间的连接，大大提高了单片机的可靠性与抗干扰能力。与常规的计算机系统相比，具有体积小、集成度高的特点。

2) 存储容量大

采用了 16 位地址总线的 8 位单片机 8051 可寻址外部 64KB 数据存储器和 64KB 程序存储器。有的单片机为了提高速度和执行效率，采用了 RISC 流水线和 DSP 的设计技术，使单片机的性能明显优于同类微处理器，单片机的寻址已突破 64KB 的限制，8 位和 16 位单片机寻址可达 1MB 和 16MB。

3) 外部扩展能力强

在单片机内部的各种功能部分不能满足应用需求时，均可在外部进行扩展(如扩展 ROM、RAM、I/O 口、定时/计数器，中断系统等)，给应用系统设计带来极大的方便和灵活性。

4) 控制功能强

采用面向控制的指令系统，能针对性地解决从简单到复杂的各类控制任务。为满足控制的需要，单片机有很强的逻辑控制能力，特别是具有很强的位处理能力。单片机的逻辑控制功能及运行速度均高于同一档次的微型计算机。可以方便地实现多机和分布式控制，

使整个控制系统的效率和可靠性大为提高。

5) 低电压、低功耗

单片机大量应用于便携式产品和家用电器产品，低电压和低功耗的特性尤为重要。采用 CHMOS 制造工艺，集 HMOS 的高速、高集成度和 CMOS 的低功耗技术于一体，使单片机的功耗进一步降低，适应电压范围更宽(2.6~6V)。

6) 性能价格比高

单片机另一个显著特点是成本低，运用灵活，易于产品化，能方便地组成各种智能化的控制设备和仪器，做到机电一体化。因此世界上各大公司在提高单片机性能的同时，进一步降低价格，提高性能价格比是各公司竞争的主要策略。

7) 可靠性高

抗干扰能力强，适用温度范围宽，在各种恶劣的环境下都能可靠地工作，这是其他类型计算机无法比拟的。

1.1.2 单片机的主要技术指标

MCS-51 系列单片机品种很多，一般采用 40 引脚的双列直插式塑料封装。

1) 按片内程序存储器配置分：

(1) 片内无 ROM: 80(C)3X	8031	
(2) 片内有 ROM: 80(C)5X	8051	4KB(0000H~0FFFH)
(4) 片内有 EPROM: 87(C)5X	8751	4KB(0000H~0FFFH)
(4) 片内有 FLASH E ² PROM: 89C5X	89C51	4KB(0000H~0FFFH)

2) 按制造工艺分：

(1) HMOS: 高密度短沟道 MOS 工艺，与 TTL 电平兼容。

(2) CHMOS: 互补金属氧化物的 HMOS 工艺，与 TTL 电平、CMOS 电平兼容。

CHMOS 是 CMOS 和 HMOS 的结合，既具有 CMOS 低功耗的特点，又保持了 HMOS 的高速度和高密度的特点。如产品型号中带有“C”的即为 CHMOS 芯片，没有“C”的即为 HMOS 芯片。

3) 按功能分：

(1) 基本型(如 8031、8051、8751、89C51)。

- ① 8 位 CPU;
- ② 128B 的数据存储器;
- ③ 32 根 I/O 线;
- ④ 64KB 的片外程序存储器寻址能力;
- ⑤ 64KB 的片外数据存储器寻址能力;
- ⑥ 1 个全双工的异步串行口;
- ⑦ 2 个 16 位定时/计数器;
- ⑧ 5 个中断源, 2 个优先级;
- ⑨ 4KB 的程序存储器(8051、8751、89C51);
- ⑩ 21 个特殊功能寄存器;
- ⑪ 1 个片内时钟振荡器和时钟电路。

(2) 增强型(如 8032、8052、8752、89C52)。此类单片机在基本型的基础上,内部 ROM、RAM 容量增大一倍,同时定时器增为 3 个。

- ① 256B 的数据存储器;
- ② 8KB 的片内程序存储器(8052、8752、89C52);
- ③ 3 个 16 位定时/计数器;
- ④ 6 个中断源, 2 个优先级。

(3) 多并行口型(如 83C451、80C451)。此类单片机在 80C51 基础上,新增了与 P1 口相同的 8 位准双向口 P4、P5 和一个特殊的内部具有上拉电阻的 8 位双向口 P6(既可作为标准的双向输入输出口,又可进行选通方式操作)。

(4) A/D 转换型(如 83C51GA、80C51GA、87C51GA)。此类单片机带有 8 路 8 位 A/D 转换。半双工同步串行口,拥有 16 位监视定时器,扩展了 A/D 中断和串行口中断,使中断源达到 7 个,具有振荡器失效检测功能。

1.1.3 常用单片机系列介绍

以 1980 年 Intel 公司推出的 MCS-51 系列为代表产品,高性能单片机阶段。其技术特点是完善了外部总线,并确立了单片机的控制功能。外部并行总线规范化为 16 位地址总线,用以寻址外部 64KB 的程序存储器和数据存储器空间; 8 位数据总线及相应的控制总线,形成完整的并行三总线结构。Intel 公司单片机系列共有十几种芯片,见表 1-1。

表 1-1 Intel 公司单片机系列

系列	型号	片内存储器 (字节)		片外存储器直接 寻址范围		I/O 口线		中 断 线	定时/计数 器(个×位)	封装 DIP	其他
		ROM /EPR OM	RAM	RAM	EPROM	并行	串行				
MCS-48 (8 位机)	8048	1K/	64	256	4K	27		2	1×8	40	
	8748	/1K	64	256	4K	27		2	1×8	40	
	8035	—	64	256	4K	27		2	1×8	40	
	8049	2K/	128	256	4K	27		2	1×8	40	
	8749	/2K	128	256	4K	27		2	1×8	40	
	8039	—	128	256	4K	27		2	1×8	40	
	8051	4K/	128	64K	64K	32	UART	5	2×16	40	
MCS-51 (8 位机)	8751	/4K	128	64K	64K	32	UART	5	2×16	40	
	8031	—	128	64K	64K	32	UART	5	2×16	40	
	8052AH	8K/	256	64K	64K	32	UART	5	3×16	40	
	8752AH	/8K	256	64K	64K	32	UART	5	3×16	40	
	8032AH	—	256	64K	64K	32	UART	5	3×16	40	
	80C51BH	4K/	128	64K	64K	32	UART	5	2×16	40	CHMOS
	80C31BH	—	128	64K	64K	32	UART	5	2×16	40	
87C51BH	4K	128	64K	64K	32	UART	5	2×16	40		

(续)

系列	型号	片内存储器 (字节)		片外存储器直 接寻址范围		I/O 口线		中 断 线	定时/计数 器(个×位)	封装 DIP	其它	
		ROM /EPR OM	RAM	RAM	EPROM	并行	串行					
MCS-96 (16 位机)	80C252	8K/	256	64K	64K	32	UART	7	3×16	40	CHMOS, 有脉宽 调制输出	
	87C252	/8K	256	64K	64K	32	UART	7	3×16	40		高速输出 片内固化有 BASIC 解释 程序
	83C252	—	256	64K	64K	32	UART	7	3×16	40		
	8094	—	232	64K	64K	32	UART	8	4×16 软件	48	4×10 位 A/D	
	8095	—	232	64K	64K	32	UART	8	4×16 软件	48		
	8096	—	232	64K	64K	32	UART	8	4×16 软件	68	8×10 位 A/D	
	8097	—	232	64K	64K	32	UART	8	4×16 软件	68		
	8394	8K/	232	64K	64K	32	UART	8	4×16 软件	48	4×10 位 A/D	
	8395	8K/	232	64K	64K	32	UART	8	4×16 软件	48		
	8396	8K/	232	64K	64K	32	UART	8	4×16 软件	68	8×10 位 A/D	
	8397	8K/	232	64K	64K	32	UART	8	4×16 软件	68		
	8095BH	—	232	64K	64K	32	UART	8	4×16 软件	48	8×10 位 A/D	
	8396BH	8K/	232	64K	64K	32	UART	8	4×16 软件	68	8×10 位 A/D	
8797BH	/8K	232	64K	64K	32	UART	8	4×16 软件	68			
8098	—	232	64K	64K	32	UART	8	4×16 软件	48	4×10 位 A/D		

常用 ATMEL 公司的单片机主要性能指标见表 1-2。

表 1-2 ATMEL 公司的单片机主要性能指标

型号(AT)	片内存储器		I/O 口线	定时/计数器	模拟比较器	中断源	串行口
	程序存储器	数据存储器					
89C1051	1K	64	15	1	1	3	无
89C2051	2K	128	15	2	1	5	UART
89C4051	4K	128	15	2	1	5	UART
89C51	4K	128	32	2	无	5	UART
89C52	8K	256	32	3	无	6	UART
89C55	20K	256	32	3	无	6	UART

1.1.4 MCS-51 系列单片机的结构特点

就 CPU 的结构来说,通用微机的 CPU 内部有一定数量的通用或专用寄存器,而 MCS-51 系列单片机则在数据 RAM 区开辟了一个工作寄存器区。该区共有 4 组,每组 8 个寄存器,共计可提供 32 个工作寄存器,相当于通用微机 CPU 中的通用寄存器。除此之外, MCS-51 系列单片机还有颇具特色的 21 个特殊功能寄存器 SFR。要理解 MCS-51 系列单片机的工作,就必须对特殊功能寄存器 SFR 的工作有清楚的了解。SFR 使仅具有 40 条引脚的单片机系统的功能有很大的扩展。由于这些 SFR 的作用,每个通道在程序控制下,都可有第二功能,从而使有限的引脚能衍生出更多的功能。而且,利用 SFR 可完成对定时器、串行口、中断逻辑的控制,这就使得单片机可以把定时/计数器、串行口、中断逻辑等集成在一个芯片上。

MCS-51 系列单片机在存储器结构上与通用微机也有不同之处,通用微机中程序存储器和数据存储器是一个地址空间,而单片机把程序存储器和数据存储器分成两个独立的地址空间,采用不同的寻址方式,使用两个不同的地址指针,PC 指向程序存储器,DPTR 指向数据存储器。采用这种结构主要是考虑到工业控制的特点。一般工业控制系统中,需要较大的程序存储器空间和较小的随机存储器空间,不同于通用微机需要较大的数据存储器空间。

MCS-51 系列单片机在输入输出接口方面的特点是,通道口引线在程序的控制下都可有第二功能,可由用户系统设计者灵活选择。比如数据线和地址线低 8 位可分时合用通道 0,而地址线高 8 位与其它信号线也可合用通道 2。由于存储器和接口都在片内,就给应用提供了方便,往往只在其引脚处增加驱动器即可简化接口设计工作,提高单片机与外设数据交换的处理速度。同时,功能变换和选择由相应的指令来控制实现,而不是靠硬件上的跳线短接等方法实现。MCS-51 系列单片机 I/O 引脚一线多功能的特点方便了用户,但在组成应用系统时,也应根据其特点分时使用。

MCS-51 系列单片机的另一个显著特点是内部有一个全双工串行口,即可同时发送和接收;有两个物理上独立的接收、发送缓冲器。发送缓冲器只能写入不能读出,接收缓冲器只能读出不能写入。在程序的控制下,串行口能工作于四种方式,用户可根据需要,设定为移位寄存器方式以扩展 I/O 口和外接同步输入输出设备,或用作异步通信口,以实现双机或多机通信,极为方便地组成分布式控制系统。

8032/8052/8752 单片机是分别把 8031/8051/8751 的片内 RAM 和 ROM 增大 2 倍,同时把 16 位计数器增为 3 个 16 位。这些改进型产品一方面是根据当时集成电路工艺的水平,但主要还是采纳用户应用后反馈的信息加以研制的。

MCS-51 等系列单片机每一类芯片的 RAM 和 ROM 根据工艺的许可和用户的要求,一般有:片内带掩膜 ROM、片内带 EPROM 和外接 EPROM 的三种形式,这是 Intel 公司的首创,现已成为单片机的统一规范。最近 Intel 公司又推出片内带 E²PROM 型的单片机。片内带掩膜型 ROM 适合于定型大批量应用产品的生产;片内带 EPROM 适合于研制产品样机;外接 EPROM 的方式适用于研制新产品。

最后还值得一提的是, MCS-51 系列单片机内部有一个功能相对独立的位处理机(即布尔处理机),因而其具有较强的位处理功能。

1.2 单片机的基本结构

MCS-51 的典型产品有：8031、8051、8751、89C51。8031 片内无 ROM 程序存储器；8051 片内有 4KB ROM 程序存储器；8751 片内有 4KB EPROM 程序存储器；89C51 片内有 4KB FLASH E²PROM 程序存储器。除此之外，四者的内部结构及引脚完全相同。

1.2.1 MCS-51 单片机的组成

MCS-51 系列单片机的内部结构框图如图 1.1 所示。MCS-51 单片机组成结构中包含运算器、控制器、片内存储器、并行 I/O 口、串行 I/O 口、定时/计数器、中断系统、振荡器等功能部件。图中 SP 是堆栈指针寄存器，PC 是程序计数器，PSW 是程序状态字寄存器，DPTR 是数据指针寄存器。




图 1.1 MCS-51 单片机内部结构框图

8051 单片机是由中央处理器 CPU(运算器和控制器)、存储器(RAM 和 ROM)、I/O 口(P0、P1、P2、P3)以及特殊功能寄存器 SFR 等构成。

1. 中央处理器

中央处理器(CPU)是由运算器和控制器构成,是单片机的最核心部分。它的主要功能是读入并分析每条指令,根据指令的功能,控制单片机的各功能部件执行指定的操作。

1) 运算器

运算器以算术逻辑单元(ALU)为核心,包括累加器(ACC)、寄存器(B)、暂存器 1、暂存器 2、程序状态字寄存器(PSW)等许多部件构成。它的功能是完成算术和逻辑运算、位变量处理和数据传送等操作。

(1) 算术/逻辑运算单元(ALU)。由加法器和其他逻辑电路如移位电路、控制门电路等组成。它的功能不仅能完成 8 位二进制数的加、减、乘、除、加 1、减 1 及 BCD 加法的十进制调整等算术运算,还能对 8 位变量进行逻辑“与”“或”“异或”、循环移位、求补、清零等逻辑运算,并具有数据传送、程序转移以及位处理(布尔操作)等功能。

(2) 累加器 ACC。累加器(ACC,简称累加器 A)是一个 8 位寄存器,它是 CPU 中使用最频繁的寄存器。通过暂存器 2 与 ALU 相连,向 ALU 提供操作数并存放运算结果。

(3) 寄存器 B。寄存器 B 是为 ALU 进行乘、除法运算而设置的。在乘、除法运算时用来存放一个操作数,也用来存放运算后的一部分结果。若不作乘、除法运算时,还可作为通用的寄存器使用。

(4) 暂存寄存器。暂存寄存器是暂时存储数据总线或其他寄存器送来的操作数,作为 ALU 的数据源,向 ALU 提供操作数。

(5) 程序状态字寄存器(标志寄存器)。程序状态字寄存器(PSW)是一个 8 位的特殊寄存器,它保存 ALU 运算结果的特征和处理状态,以供程序查询和判别。PSW 中各位状态信息通常是指令执行过程中自动形成的,但也可以由用户根据需要加以改变。PSW 中各位的定义如下:

CY	AC	F0	RS1	RS0	OV	—	P
----	----	----	-----	-----	----	---	---

① CY(PSW.7): 进位标志。无符号数运算中,当加法或减法运算最高位有进位或借位时,(CY)=1;当加法或减法运算时,最高位无进位或借位,(CY)=0。CY 位主要用在多字节的加减法运算中。

② AC(PSW.6): 辅助进位标志。无符号数运算中,当加法或减法运算时,低 4 位向高 4 位有进位或借位,(AC)=1;当加法或减法运算时,低 4 位向高 4 位无进位或借位,(AC)=0。AC 位常作为计算机进行 BCD 码修正的判断依据。

③ F0(PSW.5): 用户标志位。无特别意义,供用户自行定义。通过软件置位或清零,并根据(F0)=1 或 0 来反映系统某一种工作状态,决定程序的执行方式。

④ RS1、RS0(PSW.4、PSW.3): 工作寄存器组选择位。可用软件置位或清零,用于选定当前使用的 4 个工作寄存器组中的某一组。

将在存储器结构部分中介绍。

⑤ OV(PSW.2): 溢出标志。主要用在有符号数运算时,运算结果超出了范围时,(OV)=1;否则,(OV)=0。如为 8 位运算,若结果超过了 8 位补码所能表示的范围 $-128 \sim +127$,则(OV)=1。

计算机在数据处理过程中,OV 置位和清位的依据是:

即 $(OV)=(C)\oplus(C7.6)$ 。

⑥ P(PSW.0): 奇偶标志位。在执行指令后, 单片机根据累加器 A 的 8 位二进制数中“1”的个数的奇偶, 自动给该标志置位或清零。若累加器 A 的 8 位二进制数中“1”的个数为奇数, 则 $(P)=1$; 若累加器 A 中“1”的个数为偶数, 则 $(P)=0$ 。该标志对串行通信的数据传输非常有用, 通过奇偶校验可检验传输的可靠性。

【例 1.1】 两数相加:

$$\begin{array}{r} 1100 \quad 1001 \\ +0100 \quad 1100 \\ \hline 0001 \quad 0101 \end{array}$$

$(AC)=1, (CY)=1, (OV)=0, (P)=1$ 。

若把两加数认为是无符号二进制数, 则分别表示十进制数 201、76, 相加后, 用 CY 作进位位, 结果为 1 001 0101B, 对应十进制数 277。

若把两加数认为是有符号二进制数, 则分别表示十进制数-55、76, 相加后, 用 OV 作溢出位, 结果为 0001 0101B, 对应十进制数 21。

可见, 单片机在作加法时, 它并不管两加数是有符号数还是无符号数, 但它会按无符号数和有符号数的规则分别产生两个标志 CY、OV, 那么, 程序员就必须清楚, 到底是把数作为有符号数还是作为无符号数, 然后分别用两个不同的溢出位来处理最终结果。减法时, 要注意, 单片机会自动利用补码减变加的性质来处理, 同样, 不管是无符号数和有符号数, 计算机都会按规则影响 CY、OV, 而程序员要根据数的性质来决定是用 CY, 还是 OV。

【例 1.2】

$$\begin{array}{r} 1100 \quad 1001 \\ -0100 \quad 1100 \\ \hline 0111 \quad 1101 \end{array}$$

$(AC)=1, (CY)=0, (OV)=1, (P)=0$ 。

若把两减数认为是无符号二进制数, 则分别表示十进制数 201、76, 相减后, 用 CY 作借位位, 结果为 0 0111 1101B, 对应十进制数 125。

若把两减数认为是有符号二进制数, 则分别表示十进制数-55、76, 相减后, 用 OV 作溢出位, 发生溢出, 表明结果错误。

若要得到正确的结果, 必须要通过扩大位数来解决。

2) 控制器

控制器是单片机的神经中枢, 是由指令寄存器 IR、指令译码器 ID、程序计数器 PC、堆栈指针 SP、数据指针 DPTR、定时及控制逻辑电路等组成。它先以主振频率为基准发出 CPU 的时序, 对指令进行译码, 然后发出各种控制信号, 完成一系列定时控制的微操作, 用来协调单片机内部各功能部件之间的数据传送、数据运算等操作。控制器各功能部件简述如下:

(1) 程序计数器 PC(16 位的计数器)。用于存放 CPU 下一条要执行的指令地址, 是一个 16 位的专用寄存器, 可寻址范围是 0000H~FFFFH, 共 64 KB。程序中的每条指令存放在 ROM 区的某些单元, 都有自己的存放地址。CPU 要执行哪条指令时, 就把该条指令所在单元的地址送到地址总线。在顺序执行程序时, 当 PC 的内容被送到地址总线后, 会自动

加 1, 即 $(PC) \leftarrow (PC) + 1$, 又指向 CPU 下一条要执行的指令地址。改变 PC 的内容, 就可以改变程序的流向。

CPU 总是把 PC 中的内容作为地址, 按该地址从内存中取出指令码或取出含在指令中的操作数。每取完一个字节后, PC 的内容自动加 1, 为取下一个字节做好准备。若遇到转移、子程序调用或中断响应时, PC 的内容由指令或中断响应过程自动置入一个新的地址。

(2) 指令寄存器(IR)。指令寄存器用于存放指令代码。CPU 执行指令时, 由程序存储器中读取的指令代码送入指令存储器, 经译码器译码后再由定时与控制电路发出相应的控制信号, 完成指令所指定的操作。指令的内容由操作码和地址码两部分构成, 操作码送到指令译码器, 经其译码后便确定了要执行的操作。指令的地址码送到操作数地址形成电路, 以便形成实际的操作数地址。

(3) 指令译码器 ID。指令译码器用于分析指令功能, 根据操作码产生相应操作的控制信号。例如, 8 位操作码经指令译码器译码后, 可以转换为 256 种操作控制信号, 其中每一种控制信号对应一种特定的操作功能。

(4) 数据指针(DPTR)。数据指针 DPTR 是一个 16 位的专用寄存器, 其高位字节寄存器用 DPH 表示, 低位字节寄存器用 DPL 表示。既可作为一个 16 位寄存器 DPTR 来处理, 也可作为两个独立的 8 位寄存器 DPH 和 DPL 来处理。DPTR 主要用来存放 16 位地址, 作为访问 ROM、外部 RAM 和 I/O 口的地址指针。当对 64 KB 外部数据存储器空间寻址时, 作为间址寄存器用。在访问程序存储器时, 用作基址寄存器。

(5) 定时与控制逻辑。定时与控制逻辑由时序部件和微操作控制部件构成。用于控制取指令、执行指令、存取操作数或运算结果等操作, 向其他部件发出各种微操作控制信号, 协调各部件的工作。

(6) 时序部件。时序部件由时钟系统和脉冲分配器构成。用于产生计算机各部件所需要的定时信号。其中, 时钟系统用来产生具有一定频率和宽度的脉冲信号(主脉冲), 控制主脉冲信号的启、停。脉冲分配器用来产生计算机各部件所需要的能按一定顺序逐个出现的节拍脉冲的定时信号, 以控制和协调计算机各部件有节奏地动作。

(7) 微操作控制部件。计算机在执行一条指令时, 总是把一条指令分成若干基本操作, 称为微操作。微操作控制部件根据指令产生计算机各部件所需要的控制信号。这些控制信号是由指令译码器的输出信号、脉冲分配器产生的节拍脉冲以及外部的状态信号等进行组合产生。它按一定的时间顺序发出一系列微操作控制信号, 以完成指令所规定的全部操作。

2. 片内存储器

存储器编程结构可分为两种。

(1) 普林斯顿结构: ROM 和 RAM 安排在同一空间的不同范围(统一编址)。

(2) 哈佛结构: ROM 和 RAM 分别在两个独立的空间(分开编址)。

MCS-51 单片机采用的是哈佛结构, 而 MCS-96、8086 等采用的是普林斯顿结构。

ROM 的寻址范围: 0000H~FFFFH, 片内、片外统一编址。

片内 RAM 的寻址范围: 普通型 128B(00H~7FH)、增强型 256B(00H~FFH)。

3. 特殊功能寄存器 SFR

8051 单片机内部有 21 个特殊功能寄存器, 它们与内部 RAM 统一编址, 离散地分布在

80H~FFH 的地址单元中。

4. 并行 I/O 口

8051 单片机有 4 个 8 位的并行口(P0、P1、P2、P3)，每个并行口各有 8 根 I/O 口线，可单独操作每个口线。

5. 串行 I/O 口

8051 单片机提供全双工串行 I/O 口，可对外与外设进行串行通信，也可用于扩展 I/O 口。

6. 定时/计数器

8051 单片机有两个 16 位的可编程定时/计数器 T0 和 T1，用于精确定时或对外部事件进行计数。

7. 中断系统

8051 单片机提供 5 个中断源，具有两个优先级，可形成中断嵌套。

1.2.2 引脚及其功能

1. MCS-51 单片机的引脚分布

MCS-51 单片机的封装有两种形式：

- (1) 双列直插式(DIP)封装。
- (2) 方形封装。

HMOS 工艺的 8031 单片机采用 40 个引脚的 DIP 封装，而 CHMOS 工艺的 8031 单片机除采用 DIP 封装外，还采用方形封装形式。HMOS 工艺的 MCS-51 单片机的双列直插式封装引脚如图 1.2(a)所示，方形封装引脚如图 1.2(b)所示，总线结构如图 1.2(c)所示。





图 1.2 MCS-51 系列单片机引脚及总线结构



续图 1.2 MCS-51 系列单片机引脚及总线结构

2. MCS-51 单片机的引脚功能

下面分别说明 DIP 封装的 40 个引脚的功能:

1) 电源及复位引脚

(1) V_{CC} (40 脚): 电源端, 接 +5V。

(2) V_{SS} (20 脚): 接地端。

(3) RST/V_{PD} (9 脚): RST 即为 $RESET$, V_{PD} 为备用电源。该引脚为单片机的上电复位或掉电保护端。当单片机振荡器工作时, 该引脚上出现持续两个机器周期的高电平, 就可实现复位操作, 使单片机回复到初始状态。当 V_{CC} 电源降低到低电平时, RST/V_{PD} 线上的备用电源自动投入, 以保证片内 RAM 中的信息不丢失。

(4) \overline{EA}/V_{PP} (31 脚): \overline{EA} 为片内外程序存储器选用端。该引脚为低电平时, 只选用片外程序存储器; 该引脚为高电平时, 先选用片内程序存储器, 然后选用片外程序存储器。 V_{PP} 片内 $EPROM$ 编程电压输入端, 当用作编程时, 输入 21V 编程电压。

2) 晶体振荡器接入或外部振荡信号输入引脚

(1) $XTAL1$ (19 脚): 晶体振荡器接入的一个引脚。采用外部振荡器时, 此引脚接地。

(2) $XTAL2$ (18 脚): 晶体振荡器接入的另一个引脚。采用外部振荡器时, 此引脚作为外部振荡信号的输入端。

3) 地址锁存及外部程序存储器编程脉冲信号输出引脚

ALE/\overline{PROG} (30 脚): 地址锁存允许信号输出/编程脉冲输入引脚。 ALE 为地址锁存允许信号输出引脚, 当 8051 单片机上电正常工作时, 自动在该引脚上输出频率为 $f_{osc}/6$ 的脉

冲序列。当 CPU 访问外部存储器时，此信号作为锁存低 8 位地址的控制信号。 $\overline{\text{PROG}}$ 为编程脉冲输入引脚，在对片内 ROM 编程写入时，作为编程脉冲输入端。

4) 外部程序存储器选通信号输出引脚

$\overline{\text{PSEN}}$ (29 脚)：外部程序存储器选通信号，低电平有效。当从外部程序存储器读取指令或数据期间，每个机器周期该信号两次有效，以通过数据总线 P0 口读取指令或数据。

5) I/O 引脚

(1) P0.0~P0.7：8 位数据/低 8 位地址复用总线端口。

(2) P1.0~P1.7：静态通用 I/O 口。

(3) P2.0~P2.7：高位地址总线端口。

(4) P3.0~P3.7：双功能端口。

具体内容请参考 3.1 节。

3. MCS-51 单片机的片外总线配置

8051 的 40 个引脚，除电源、地、复位、晶振引脚和 P1 通用 I/O 口外，其他的引脚都是为系统扩展而设置的。典型的结构就是三总线结构，即地址总线、数据总线和控制总线。

1.2.3 时钟电路与时序

单片机的工作过程是：取一条指令，译码，微操作；再取一条指令，译码，微操作……。各指令的微操作在时间上有严格的次序，这种微操作的时间次序就称为时序。因此，单片机的时序就是 CPU 在执行指令时所需控制信号的时间顺序。单片机的时钟信号用来为芯片内部各种微操作提供时间基准。

1. 8051 的时钟产生方式

8051 的时钟产生方式分为内部振荡方式和外部时钟方式两种方式。如图 1.3(a)所示为内部振荡方式，利用单片机内部的反向放大器构成振荡电路，在 XTAL1(振荡器输入端)、XTAL2(振荡器输出端)的引脚上外接定时元件，内部振荡器产生自激振荡。

外接元件有晶振和电容，它们组成并联谐振电路。晶体振荡器(简称晶振)的振荡频率范围在 1.2MHz~12 MHz 间选择，典型值为 12 MHz 和 6 MHz。电容在 5pF~30pF 之间选取，有快速起振、稳定晶振频率和微调频率的作用。

如图 1.3(b)所示为外部时钟方式，是把外部已有的时钟信号引入到单片机内。此方式常用于多片 8051 单片机同时工作，以便于各单片机的同步。一般要求外部信号高电平的持续时间大于 20 ns，且为频率低于 12 MHz 的方波。应注意的是，外部时钟要由 XTAL2 引脚引入，由于此引脚的电平与 TTL 不兼容，应接一个 5.1 kΩ 的上拉电阻。XTAL1 引脚应接地。

2. 8051 的时钟信号

8051 单片机内晶体振荡器的**振荡周期**(或外部引入时钟信号的周期)，是指为单片机提供时钟脉冲信号的振荡源的周期，是最小的时序单位。所以，片内的各种微操作都以晶振周期为时序基准。它也是单片机所能分辨的最小时间单位。




图 1.3 8051 的时钟产生方式

8051 单片机的时钟信号如图 1.4 所示。晶振频率经分频器 2 分频后形成两相错开的时钟信号 P1 和 P2。时钟信号的周期称为**时钟周期**，也称为**机器状态周期**，它是振荡周期的 2 倍，是振荡周期经 2 分频后得到的。即一个时钟周期包含两个振荡周期。在每个时钟周期的前半周期，相位 1(P1)信号有效，在每个时钟周期的后半周期，相位 2(P2)信号有效。

每个时钟周期(常称状态 S)有两个节拍(相)P1 和 P2，CPU 就是以两相时钟 P1 和 P2 为基本节拍指挥 8051 的各个部件协调地工作。

CPU 完成一种基本操作所需要的时间称为**机器周期**(也称 M 周期)。一个机器周期由 12 个振荡周期或 6 个状态周期构成，在一个机器周期内，CPU 可以完成一个独立的操作。由于每个 S 状态有两个节拍 P1 和 P2，因此，每个机器周期的 12 个振荡周期可以表示为 S1P1, S1P2, S2P1, S2P2, …, S6P2。




图 1.4 8051 单片机的时钟信号

CPU 执行一条指令所需要的时间称作**指令周期**。8051 单片机的指令按执行时间可以分为三类：单周期指令、双周期指令和四周期指令。四周期指令只有乘、除法两条指令。

晶振周期、时钟周期、机器周期和指令周期均是单片机的时序单位。晶振周期和机器周期是单片机内计算其他时间值(如波特率、定时器的定时时间等)的基本时序单位。

若外接晶振频率为 $f_{osc}=12\text{ MHz}$ ，则 4 个基本周期的具体数值为：

- (1) 振荡周期= $1/12\mu\text{s}$;
- (2) 时钟周期= $1/6\mu\text{s}$;
- (3) 机器周期= $1\mu\text{s}$;
- (4) 指令周期= $1\mu\text{s}$ 、 $2\mu\text{s}$ 和 $4\mu\text{s}$ 。

3. 8051 的取指令和执行指令时序

每一条指令的执行都可以分为取指和执行两个阶段。在取指阶段，CPU 从内部或外部 ROM 中取出需要执行的指令的操作码和操作数。在执行阶段对指令操作码进行译码，以产生一系列控制信号完成指令的执行。

(1) 单周期指令的时序如图 1.5 所示。对于单周期单字节指令，在 S1P2 把指令码读入指令寄存器，并开始执行指令，但在 S4P2 读下一指令的操作码要丢弃，且 PC 不加 1。对于单周期双字节指令，在 S1P2 把指令码读入指令寄存器，并开始执行指令，在 S4P2 读入指令的第二字节。无论是单字节还是双字节均在 S6P2 结束该指令的操作。




图 1.5 单周期指令的时序

(2) 双周期指令的时序如图 1.6 所示。对于单字节双周期指令，在两个机器周期之内要进行 4 次读操作。只是后 3 次读操作无效。

在图 1.5 和图 1.6 中还示出了地址锁存允许信号 ALE 的波形。可以看出，在片外存储器不作存取时，每一个机器周期中 ALE 信号有效两次，具有稳定的频率。所以，ALE 信号是时钟振荡频率的 1/6，可以用作外部设备的时钟信号。

应注意的是，在对片外 RAM 进行读/写时，ALE 信号会出现非周期现象。访问片外 RAM 的双周期指令的时序如图 1.7 所示，在第二机器周期无读操作码的操作，而是进行外部数据存储器的寻址和数据选通，所以在 S1P2—S2P1 间无 ALE 信号。




图 1.6 单字节双周期指令的时序




图 1.7 访问片外 RAM 的双周期指令的时序

1.3 单片机内部的存储器结构

单片机内部存储器的功能是存储信息(程序和数据)。存储器按其存取方式可以分成两大类，一类是随机存取存储器(RAM)，另一类是只读存储器(ROM)。单片机存储器结构采用哈佛型结构，即将程序存储器(ROM)和数据存储器(RAM)分开，它们有各自独立的存储空间、寻址机构和寻址方式。

对于 RAM，CPU 在运行过程中能随时进行数据的写入和读出，但在关闭电源时，其所存储的信息将丢失。所以，它只能用来存放暂时性的输入输出数据、运算的中间结果或用作堆栈。因此，RAM 常被称作数据存储器。

ROM 是一种写入信息后不能改写，只能读出的存储器。断电后，ROM 中的信息保留不变，所以，ROM 用来存放固定的程序或数据，如系统监控程序、常数表格等。ROM 常被称作程序存储器。

MCS-51 单片机的存储器地址空间可分为 5 块：

- (1) 片内程序存储器地址空间
 - (2) 片外程序存储器地址空间
 - (3) 特殊功能寄存器地址空间
 - (4) 片内数据存储器地址空间
 - (5) 片外数据存储器地址空间
- } 统一编址
 } 统一编址
 } 分开编址

1.3.1 程序存储器

8051 单片机的程序存储器有片内和片外之分。片内有 4KB 字节的程序存储器，地址范围为 0000H~0FFFH。当不够使用时，可以扩展片外程序存储器，因为 MCS-51 单片机的程序计数器 PC 是 16 位的计数器，所以片外程序存储器扩展的最大空间是 64 KB，地址范围为 0000H~FFFFH。其典型结构如图 1.8 所示。




图 1.8 8051 存储器的结构

8051 单片机在芯片内部设置了 4 KB 的 ROM，而 8751 单片机在芯片内部设置了 4 KB 的 EPROM，89C51 单片机片内有 4 KB 的 Flash 程序存储器，8031 单片机在芯片内部没有设置程序存储器，需要在单片机外部配置 EPROM。

对于带有片内 ROM 的 MCS-51 系列单片机来说，片内程序存储器和外部程序存储器地址空间重叠。如果 \overline{EA}/V_{pp} 引脚为高电平，CPU 将首先访问片内存储器，当指令地址超过 0FFFH 时，自动转向片外 ROM 去取指令。即在 P0 口输出低 8 位地址(A0~A7)，在 P2 口输出高 8 位地址(A15~A8)。当 \overline{EA}/V_{pp} 引脚为低电平时，CPU 只能从外部程序存储器取指令。因此对于不带 ROM 或 EPROM 的 80C31、80C32 的 CPU 来说， \overline{EA}/V_{pp} 引脚一律接地。

程序存储器低端的一些地址被固定地用作特定程序的入口地址：

- (1) 0000H——单片机复位后的程序入口地址。
- (2) 0003H——外部中断 0 的中断服务子程序入口地址。
- (3) 000BH——定时/计数器 0 的中断服务子程序入口地址。
- (4) 0013H——外部中断 1 的中断服务子程序入口地址。
- (5) 001BH——定时/计数器 1 的中断服务子程序入口地址。
- (6) 0023H——串行口的中断服务子程序入口地址。
- (7) 002BH——定时器 2 的中断服务子程序入口地址。

编程时，通常在这些入口地址开始的二三个单元中，放入一条转移指令，以使相应的服务与实际分配的程序存储器区域中的程序段相对应(仅在中断服务子程序较短时，才可以将中断服务子程序直接放在相应的入口地址开始的几个单元中)。

复位后，程序计数器 PC 为 0000H，即从程序存储器的 0000H 单元读出第一条指令，因此可在 0000H 单元内放置一条跳转指令，如 LJMP $\times\times\times\times$ ($\times\times\times\times$ 表示主程序入口地址)。由于系统给每一个中断服务子程序预留了 8 个字节，因此，用户主程序一般存放在

0033H 单元以后，如：

```

ORG 0000H      ;用伪指令 ORG 指示随后的指令码从 0000H 单元开始存放
LJMP Main      ;在 0000H 单元放一条长跳转指令，共 3 个字节
ORG 0003H
LJMP INTO      ;跳到外部中断 0 服务子程序的入口地址
ORG 000BH
LJMP T0        ;跳到定时/计数器 0 中断服务子程序入口地址
ORG 0013H
LJMP INT1      ;跳到外部中断 1 服务子程序的入口地址
ORG 001BH
LJMP T1        ;跳到定时/计数器 1 中断服务子程序入口地址
ORG 0023H
LJMP SIO       ;跳到串行口中断服务子程序入口地址
ORG 002BH
LJMP T2        ;跳到定时/计数器 2 中断服务子程序入口地址
ORG 0033H      ;主程序代码从 0033H 单元开始存放
Main: ...      ;Main 是主程序入口地址标号

```

1.3.2 数据存储

MCS-51 的数据存储器，分为片外 RAM 和片内 RAM。片外 RAM 地址空间为 64KB，地址范围是 0000H~FFFFH。片内 RAM 地址空间为 128B，地址范围是 00H~7FH(与片内特殊功能寄存器 SFR 统一编址，特殊功能寄存器 SFR 在后面单独介绍)。

在 8051 单片机中，尽管片内 RAM 的容量不大，但它的功能多，使用灵活。片内 RAM 共有 128B，分成工作寄存器区、位地址区、通用 RAM 区 3 部分，8051 片内 RAM 结构如图 1.9 所示。




图 1.9 8051 片内 RAM 结构图

1. 工作寄存器区

8051 单片机片内 RAM 的低 32 个字节(00H~1FH)分成 4 个工作寄存器组，每组占 8 个字节。即

- (1) 寄存器 0 组：地址 00H~07H。
- (2) 寄存器 1 组：地址 08H~0FH。

(3) 寄存器 2 组：地址 10H~17H。

(4) 寄存器 3 组：地址 18H~1FH。

每个工作寄存器组都有 8 个寄存器，分别称为 R0, R1, ……，R7。程序运行时，只能有一个工作寄存器组作为当前工作寄存器组。当前工作寄存器组的选择是由特殊功能寄存器中的程序状态字寄存器 PSW 的 RS1、RS0 两位决定的。可以对这两位进行编程，以选择不同的工作寄存器组。工作寄存器组与 RS1、RS0 的关系及地址见表 1-3。单片机上电复位后，工作寄存器为 0 组。

表 1-3 工作寄存器组与 RS1、RS0 的关系及地址

组号	RS1	RS0	R0	R1	R2	R3	R4	R5	R6	R7
0	0	0	00H	01H	02H	03H	04H	05H	06H	07H
1	0	1	08H	09H	0AH	0BH	0CH	0DH	0EH	0FH
2	1	0	10H	11H	12H	13H	14H	15H	16H	17H
3	1	1	18H	19H	1AH	1BH	1CH	1DH	1EH	1FH

2. 位地址区

从 20H~2FH 的 16 个字节的 RAM 为位地址区，有双重寻址功能，既可以进行位寻址操作，也可以同普通 RAM 单元一样按字节寻址操作，共有 128 位，每一位都有相对应的位地址，位地址范围从 00H~7FH。16 个字节的 RAM 对应的位地址表见表 1-4。

表 1-4 RAM 中的位地址表

字节 地址	位 地 址							
	D7	D6	D5	D4	D3	D2	D1	D0
2FH	7FH	7EH	7DH	7CH	7BH	7AH	79H	78H
2EH	77H	76H	75H	74H	73H	72H	71H	70H
2DH	6FH	6EH	6DH	6CH	6BH	6AH	69H	68H
2CH	67H	66H	65H	64H	63H	62H	61H	60H
2BH	5FH	5EH	5DH	5CH	5BH	5AH	59H	58H
2AH	57H	56H	55H	54H	53H	52H	51H	50H
29H	4FH	4EH	4DH	4CH	4BH	4AH	49H	48H
28H	47H	46H	45H	44H	43H	42H	41H	40H
27H	3FH	3EH	3DH	3CH	3BH	3AH	39H	38H
26H	37H	36H	35H	34H	33H	32H	31H	30H
25H	2FH	2EH	2DH	2CH	2BH	2AH	29H	28H
24H	27H	26H	25H	24H	23H	22H	21H	20H
23H	1FH	1EH	1DH	1CH	1BH	1AH	19H	18H
22H	17H	16H	15H	14H	13H	12H	11H	10H
21H	0FH	0EH	0DH	0CH	0BH	0AH	09H	08H
20H	07H	06H	05H	04H	03H	02H	01H	00H

MCS-51 单片机内有一个布尔处理器，能对位地址空间的位直接寻址，执行置位、清零、取反、“0”跳、“1”跳等位操作。这种功能提供了把逻辑式直接变为软件的简单明了的方法，不需要过多的数据传送、字节屏蔽和测试分支，就能实现复杂的组合逻辑功能。

3. 通用 RAM 区(数据缓冲器区)

从 30H~7FH 共 80 个字节为数据缓冲器区。用于存放用户数据，只能按字节存取。通常这些单元可用于中间数据的保存，也用作堆栈的数据单元。前面所说的工作寄存器区、位寻址区的字节单元也可用作一般的数据缓冲器。

4. 片外数据存储器

片外数据存储器一般由静态 RAM 构成，其容量大小由用户根据需要而定。通过 P0、P2 口 8051 单片机最大可扩展片外 64 KB 空间的数据存储器，地址范围为 0000H~FFFFH，它与程序存储器的地址空间是重合的，但两者的寻址指令和控制线不同。CPU 通过 MOVX 指令访问片外数据存储器，用间接寻址方式，R0、R1 和 DPTR 都可作间接寄存器。注意，外部 RAM 和扩展的 I/O 口是统一编址的，所有的外扩 I/O 口都要占用 64 KB 中的地址单元。有关片外数据存储器的连接及读写方式参阅 4.2 节。

1.3.3 特殊功能寄存器

MCS-51 内部设置了 21 个特殊功能寄存器(SFR)，离散地分布在 80H~0FFH 的地址空间中。特殊功能寄存器的名称、地址见表 1-5。其中，字节地址能被 8 整除(即 16 进制地址码尾数为 0 或 8)的单元具有位寻址的能力。SFR 中的位地址分布见表 1-6。

表 1-5 8051 特殊功能寄存器位地址及字节地址表

SFR	位地址/位符号								字节地址
	F7H	F6H	F5H	F4H	F3H	F2H	F1H	F0H	
B									F0H
A	E7H	E6H	E5H	E4H	E3H	E2H	E1H	E0H	E0H
PSW	D7H	D6H	D5H	D4H	D3H	D2H	D1H	D0H	D0H
	CY	AC	F0	RS1	RS0	OV		P	
IP	BFH	BEH	BDH	BCH	BBH	BAH	B9H	B8H	B8H
	/	/	/	PS	PT1	PX1	PT0	PX0	
P3	B7H	B6H	B5H	B4H	B3H	B2H	B1H	B0H	B0H
	P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0	
IE	AFH	AEH	ADH	ACH	ABH	AAH	A9H	A8H	A8H
	EA	/	/	ES	ET1	EX1	ET0	EX0	
P2	AFH	AEH	ADH	ACH	ABH	AAH	A9H	A8H	A0H
	P2.7	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0	
SBUF									99H

(续)

SFR	位地址/位符号								字节地址
SCON	9FH	9EH	9DH	9CH	9BH	9AH	99H	98H	98H
	SM0	SM1	SM2	REN	TB8	RB8	TI	RI	
P1	97H	96H	95H	94H	93H	92H	91H	90H	90H
	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0	
TH1									8DH
TH0									8CH
TL1									8BH
TL0									8AH
TMOD	GATE	C/ \bar{T}	M1	M0	GATE	C/ \bar{T}	M1	M0	89H
TCON	8FH	8EH	8DH	8CH	8BH	8AH	89H	88H	88H
	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	
PCON	SMOD	/	/	/	GF1	GF0	PD	IDL	87H
DPH									83H
DPL									82H
SP									81H
P0	87H	86H	85H	84H	83H	82H	81H	80H	80H
	P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0	

表 1-6 SFR 中的位地址分布

SFR	位地址								字节地址
	D7	D6	D5	D4	D3	D2	D1	D0	
B	F7	F6	F5	F4	F3	F2	F1	F0	FOH
ACC	E7	E6	E5	E4	E3	E2	E1	E0	EOH
PSW	D7	D6	D5	D4	D3	D2	D1	D0	DOH
IP				BC	BB	BA	B9	B8	B8H
P3	B7	B							
IE	AF			AC	AB	AA	A9	A8	A8H
P2	A7	A6	A5	A4	A3	A2	A1	A0	AOH
SCON	9F	9E	9D	9C	9B	9A	99	98	98H
P1	97	96	95	94	93	92	91	90	90H
TCON	8F	8E	8D	8C	8B	8A	89	88	88H
P0	87	86	85	84	83	82	81	80	80H

1. 常用的特殊功能寄存器简介

1) 累加器(ACC)

累加器(ACC)是 CPU 内部特有的寄存器。常用于存放参加算术或逻辑运算的两个操作

数中的一个及运算结果，即用于存放目的操作数，例如：

ADD A, 20H ;在指令中，累加器 ACC 常简称为 "A"

该指令的含义是以累加器 A 内容作为被加数，与存放在内部 RAM 的 20H 单元中内容相加，相加后的结果，即可再存放到累加器 A 中。

2) 寄存器 B

寄存器 B 也是 CPU 内特有的一个寄存器，主要用于乘法和除法运算。在乘法运算中，被乘数放在累加器 A 中，乘数放在寄存器 B 中，运算后，积的高 8 位存放寄存器 B 中，积的低 8 位放在累加器 A 中。例如：

MUL AB ; (B) (A) ← (A) × (B)

在除法运算中，被除数放在累加器 A 中，除数放在寄存器 B 中。运算后，商放在累加器 A 中，而余数放在寄存器 B 中。

3) 程序状态字寄存器(PSW)

程序状态字寄存器也称为“标志寄存器”，由一些标志位组成，用于存放指令运行的状态，在 1.2.1 小节中讲过。

4) 堆栈指针(SP)

堆栈指针操作是在内存 RAM 区中专门开辟出来的按照“先进后出,后进先出”的原则进行数据存取的一种工作方式。主要用于子程序调用及返回和中断断点处理的保护及返回，在完成子程序嵌套和多重中断处理中是必不可少的。为保证逐级正确返回，进入栈区的“断点”数据应遵循“先进后出，后进先出”的原则。SP 用来指示堆栈所处的位置，在进行操作之前，先用指令给 SP 赋值，以规定栈区在 RAM 区的起始地址(栈底)。当数据推入栈区后，SP 的值也自动随之变化。MCS-51 系统复位后，SP 初始化为 07H。

在增强型 MCS-51 系列单片机中，SP 可以指向内部 RAM 中任一单元，且堆栈向上生长，即将数据压入堆栈后，SP 寄存器内容增大。假设 SP 当前值为 2FH，则入栈指令“PUSH B”将寄存器 B 内容压入堆栈的执行过程如图 1.10 所示。出栈指令“POP B”指令的执行过程如图 1.11 所示。




图 1.10 PUSH B 指令的执行过程

数据入栈的操作过程为：先将 SP 加 1，即 $(SP) \leftarrow (SP) + 1$ ，然后将要入栈的数据存放在 SP 指定的存储单元中。而将数据从堆栈中弹出时，先将 SP 寄存器指定的存储单元内容传送到 POP 指令给定的寄存器或内部 RAM 单元中，然后 SP 减 1，即 $(SP) \leftarrow (SP) - 1$ 。可以看出堆栈的底部是固定的，而堆栈的顶部则随着数据入栈和出栈而上下浮动。




图 1.11 POP B 指令的执行过程

系统复位后，PSW 的 PSW.4 和 PSW.3 位为 00，即选择了工作寄存器区中的 0 区作为当前工作寄存器区，SP 寄存器的初值为 07H，当有数据进入堆栈时，将从 08H 单元开始存放，这一般是不允许的，因为 08H~1FH 属于工作寄存器区，不宜占用；20H~2FH 是位地址区，也需要部分或全部保留。因此，必须通过数据传送指令重新设置 SP 的初值，将堆栈底部设在 30H~7FH 之间，例如

```
MOV SP, #6FH ;将堆栈指针设在 6FH 单元
```

CPU 内 30H~7FH 单元既可以作为堆栈区，同时也是用户数据存储区。由于单元数量有限，必须充分利用，因此应认真考虑将堆栈底部设在何处。随着入栈数据的增多，对于仅有低 128 个字节内部 RAM 的 80C31、80C51 来说，当 SP 超出 7FH 时发生上溢，这将出现不可预料的后果。因此，在设置 SP 初值时，必须考虑堆栈最大深度。子程序或中断嵌套层数越多，所需的堆栈深度就越大。为了避免堆栈顶部进入用户的数据存储区而造成混乱，一般将堆栈设在用户的数据存储区之上。如在某一应用系统中，需要 32 个字节作为用户数据存储区(如 30H~4FH)，则初始化时将堆栈底部设在 50H，即堆栈深度最多为 48 个字节(50H~7FH)。

```
MOV SP, #4FH ;SP 初值为 4FH
```

对于具有高 128 字节的 80C32、80C52、89C52 等 CPU 来说，最好将堆栈区设在 80H~0FFH 之间的高 128 字节内部 RAM 中，而将具有直接寻址功能的低 128 字节内部 RAM 作为用户数据存储区，以便可用多种寻址方式存取用户数据。当然，SP 也不允许超出 0FFH，否则同样发生上溢。例如预计某系统所需最大堆栈深度为 32 字节，可通过如下指令将栈底设在 0E0H 处。

```
MOV SP, #0DFH ;SP 初值为 0DFH
```

涉及入栈出栈操作的指令有：

```
PUSH direct ;将内部 RAM 单元的内容压入堆栈中
POP direct ;从堆栈中将数据弹入内部 RAM 单元中
```

5) 数据指针 DPTR

数据指针 DPTR 是一个 16 位的专用寄存器，由 DPH(数据指针高 8 位)和 DPL(数据指针低 8 位)组成，用于存放外部数据存储器的存储单元地址。由于 DPTR 是 16 位的寄存器，因此通过 DPTR 寄存器间接寻址方式可以访问 0000H~FFFFH 全部 64 KB 的外部数据存储器空间。

例如，可用如下指令将累加器 A 的内容传送到外部数据存储器的 1000H 单元中：

```
MOV DPTR, #1000H    ;将外部数据存储地址 1000H 以立即数方式传送到 DPTR 寄存器
MOVX @DPTR, A      ;将累加器 A 的内容传送到 DPTR 寄存器内容指定的外部数据存储器
```

6) I/O 口寄存器

P0、P1、P2、P3 口寄存器实际上就是 P0~P3 口对应的 I/O 口锁存器，用于锁存通过端口输出的数据。

2. 内部数据存储器之间的数据传送及寻址方式

1) 128B 的内部 RAM 存储器(00H~7FH)

对于 128B 的内部 RAM 存储器，可以通过直接寻址方式或寄存器间接寻址方式读写，例如：

```
MOV 30H, #45H      ;直接寻址方式
```

该指令将立即数 45H 写入内部数据存储器地址编码为 30H 的单元中。所谓直接寻址，就是在指令中直接给出了内部 RAM 单元的地址编码。

```
MOV @R0, #45H     ;寄存器间接寻址方式
```

该指令将立即数 45H 写入由 R0 寄存器内容指定的内部 RAM 单元中。如果该指令执行前，R0 的内容为 30H，则上述两条指令执行后，效果相同，均把立即数 45H 写入内部 RAM 的 30H 单元内。所谓寄存器间接寻址，就是将内部 RAM 的地址存放在寄存器 R0 或 R1 中。

2) 21 个特殊功能寄存器 SFR

对于特殊功能寄存器只能使用直接寻址方式访问，例如：

```
MOV 0E0H, #45H    ;直接给出累加器 ACC 的地址
MOV 90H, #0FFH    ;直接给出 P1 口的地址
```

由于每一个特殊功能寄存器均有一个与之相应的寄存器名，因此在指令中最好直接引用特殊功能寄存器名，如累加器用 ACC、P1 等取代对应的特殊功能寄存器地址，例如上述指令可以写作：

```
MOV ACC, #45H     ;指令中直接给出特殊功能寄存器名 ACC
MOV P1, #0FFH    ;指令中直接给出特殊功能寄存器名 P1
```

其实，对于特殊功能寄存器来说，用直接地址和寄存器名寻址没有区别，汇编时，将自动通过查表方式将寄存器名换成直接地址。

3) 高 128 字节内部 RAM 存储器(80H~FFH)

对于具有 256 字节内部 RAM 的 52 系列单片机来说，高 128 字节内部 RAM 地址空间与特殊功能寄存器的地址重叠，读写时需要通过不同的寻址方式加以区别：规定用寄存器间接寻址方式访问高 128 字节(80H~FFH)的内部 RAM；用直接寻址方式访问特殊功能寄存器。如在 52 系列单片机中，“MOV 0E0H, #45H”指令的含义是将立即数 45H 写入累加器 A 中，与“MOV A, #45H”含义相同，而不是把立即数 45H 写入内部 RAM 的 0E0H 单元中。将立即数 45H 传送到内部 RAM 的 0E0H 单元中只能通过如下指令进行：

```
MOV R0, #0E0H     ;将内部 RAM 地址 0E0H 写入 R0 寄存器中
MOV @R0, #45H    ;高 128 字节内部 RAM 只能通过寄存器间接寻址访问
```

4) 位寻址区

MCS-51 系列单片机既是 8 位机，同时也是一个功能完善的一位机。作为一位机时，它有自己的 CPU、位存储区(位于内部 RAM 的 20H~2FH 单元)、位寄存器，如将进位标志 CY 作为“位累加器”，以及具有完整的位操作指令，包括置 1、清零、非(取反)、与、或、传送、测试转移等。

对于位存储器(即 20H~2FH 单元中的 128 个位)，只能采用直接寻址方式确定操作数所在的存储单元，如：

```
MOV C, 20H      ;位传送指令，将位地址 20H 单元内容传送到位累加器 C 中
CLR 20H        ;位清零指令，即将位地址 20H 单元清零
SETB 20H       ;位置 1 指令，即将位地址 20H 单元置 1
CPL 20H        ;位取反操作，即将位地址 20H 单元内容取反
ORL C, 20H     ;位或运算，20H 位单元与位累加器 C 相或，结果存放在位累加器 C 中
ANL C, 20H     ;位与运算，20H 位单元与位累加器 C 相与，结果存放在位累加器 C 中
```

对于具有位地址的特殊功能寄存器中的位，除了使用位地址寻址外，还可以使用“位定义名”或“寄存器名.位”表示，作用完全等效。如将程序状态字寄存器 PSW 中的 D3 位置 0，可以用：

```
CLR D3H        ;位地址方式
CLR RS0        ;位定义名方式
CLR PSW.3      ;“寄存器名.位”方式
```

1.4 复位和复位电路

1.4.1 复位状态

复位就是使中央处理器(CPU)以及其他功能部件都恢复到一个确定的初始状态，并从这个状态开始工作。单片机在开机时或在工作中因干扰而使程序失控或工作中程序处于某种死循环状态等情况下都需要复位。

MCS-51 单片机的复位靠外部电路实现，信号由 RESET(RST)引脚输入，高电平有效，在振荡器工作时，只要保持 RST 引脚高电平两个机器周期，单片机即复位。复位后，PC 程序计数器的内容为 0000H，即复位后将从程序存储器的 0000H 单元读取第一条指令码。其他特殊功能寄存器的复位状态见表 1-7。

表 1-7 MCS-51 单片机复位状态表

寄存器	复位状态	寄存器	复位状态	寄存器	复位状态
PC	0000H	TCON	00H	IP	XXX00000
ACC	00H	TMOD	00H	IE	0XX00000
B	00H	TH0	00H	SBUF	XXXXXXXX
SP	07H	TH1	00H	SCON	00H
PSW	00H	TL0	00H	PCON	0XXX0000
DPTR	0000H	TL1	00H	P0~P3	FFH

对 MCS-51 单片机复位状态表说明：

- (1) (PSW)=00H，由于(RS1)=0，(RS0)=0，复位后单片机选择工作寄存器 0 组。
- (2) (SP)=07H，复位后堆栈在片内 RAM 的 08H 单元处
- (3) TH1、TL1、TH0、TL0 的内容为 00H，定时/计数器的初值为 0。
- (4) (TMOD)=00H，复位后定时/计数器 T0、T1 为定时器方式 0。
- (5) (TCON)=00H，复位后定时/计数器 T0、T1 停止工作，外部中断 0、1 为电平触发方式。
- (6) (SCON)=00H，复位后串行口工作在移位寄存器方式，且禁止串行口接收。
- (7) (IE)=00H，复位后屏蔽所有中断。
- (8) (IP)=00H，复位后所有中断源都设置为低优先级。
- (9) P0~P3 口锁存器都是全 1 状态，说明复位后 4 个并行接口设置为输入口。

复位后，程序存存器内容不变。片内 RAM 和片外 RAM 的内容在上电复位后为随机数，而在手动复位后，原数据保持不变。

1.4.2 复位电路

MCS-51 系列单片机的复位信号由 RST 引脚输入，高电平有效。当 RST 引脚输入高电平并保持 2 个机器周期以上时，单片机内部就会执行复位操作。若 RST 引脚一直保持高电平，那么，单片机就处于循环复位状态。为了保证复位成功，一般复位引脚 RST 上只要出现 10 ms 以上的高电平，单片机就实现了可靠复位。

复位电路一般有上电复位、手动开关复位和自动复位电路 3 种，如图 1.12 所示。

上电复位电路是利用电容充放电来实现的。上电瞬间 RST 端的电位与 V_{CC} 相同，随着充电电流的减小，RST 端的电位逐渐下降。图 1.12(a)所示的 R 是施密特触发器输入端的一个下拉电阻，时间常数为 100ms。只要 V_{CC} 的上电时间不超过 1ms，振荡器建立时间不超过 10ms，这个时间常数足以保证完成复位操作。上电复位所需的最短时间是振荡周期建立时间加上两个机器周期时间，在这个时间内 RST 端的电平应维持高于施密特触发器的下阈值。

手动复位电路是上电复位与手动复位相结合的方案，如图 1.12(b)所示。上电复位过程与图 1.12(a)所示相似。手动复位时，按下复位按钮，电容 C 通过 1k Ω 电阻迅速放电，使 RST 端迅速变为高电平，复位按钮松开后，电容通过 R 和内部下拉电阻放电，逐渐使 RST 端恢复为低电平。




图 1.12 单片机复位电路图

自动复位电路如图 1.12(c)所示。利用“看门狗”芯片 MAX 750 内部的定时器的计时

和清零来实现。当单片机正常工作时，始终会执行 CPL P1.0 取反指令，使定时器的计时到一定时间清零，从而保证系统正常运行，不执行复位功能。当单片机软件“跑飞”，即工作不正常时，“看门狗”芯片内部的定时器计时就会产生溢出，从而使系统自动复位，恢复正常工作。利用自动复位电路，可以实现无人执勤，一般在环境比较恶劣的情况下使用。

本章小结

本章主要介绍了 MCS-51 单片机的组成，内部存储器结构的功能，单片机引脚分布及引脚功能，时钟电路与时序，主要的技术指标，复位和复位电路等内容。

习 题

- 1-1 单片机有哪些主要特点？
- 1-2 单片机主要应用在哪些领域？
- 1-3 MCS-51 系列中 8031、8051、8751、89C51 有什么区别？
- 1-4 8051 的存储器分哪几个空间？如何区别不同空间的寻址？
- 1-5 简述 8051 片内 RAM 的空间分配。各部分主要功能是什么？
- 1-6 简述布尔处理存储器的空间分配，片内 RAM 中包含哪些可位寻址单元。位地址 7CH 与字节地址 7CH 如何区别？位地址 7CH 具体在片内 RAM 中什么位置？
- 1-7 程序状态字寄存器 PSW 的作用是什么？常用标志有哪些位？作用是什么？
- 1-8 8051 单片机应用系统中， \overline{EA} 端有何用途？在使用 8031 时， \overline{EA} 信号引脚应如何处理？
- 1-9 什么是堆栈，堆栈指针 SP 的作用是什么？8051 单片机堆栈的容量不能超过多少字节？
- 1-10 什么是振荡周期、时钟周期、机器周期、指令周期？它们之间关系如何？如果晶振频率为 12MHz，则一个机器周期是多少微秒？
- 1-11 复位后堆栈指针 SP 的初值是多少？堆栈工作必须遵守的原则是什么？
- 1-12 8051 单片机程序存储器 ROM 空间中 0003H、000BH、0013H、001BH、0023H 有什么特殊用途？
- 1-13 单片机的复位方式有几种？复位后各寄存器、片内 RAM 的状态如何？
- 1-14 开机复位后，CPU 如何确定和改变当前工作寄存器组？其中 R7 对应的物理存储单元地址是什么？