

使用 MAX II 和 MAX V CPLD 的内部 振荡器

应用笔记

本应用笔记介绍了 MAX[®] II 和 MAX V 器件中内部振荡器的例化及其使用。

MAX II 和 MAX V 器件提供了一个独特的内部振荡器作为用户闪存(UFM)的一个组成部 分。从该应用笔记介绍的设计实例中可以看到,内部振荡器对需要内部时钟的设计提 供了绝佳的选择,从而节省了电路板面积以及与外部时钟电路相关的成本。

本应用笔记介绍了如下几部分内容:

- 内部振荡器 (第1页)
- 使用 MAX II 和 MAX V 器件的内部振荡器 (第3页)
- 设计实现(第7页)
- 源代码(第8页)

内部振荡器

大部分设计在正常工作时都需要时钟。利用内部振荡器, MAX II 和 MAX V 器件不再需 要外部时钟电路。例如,内部振荡器能够满足 LCD 控制器、系统管理总线 (SMBus) 控 制器以及其他接口协议的时钟要求,还可用以实现脉冲宽度调制器。这将有助于减少 元器件数量,节省电路板面积,并降低总的系统成本。

通过使用 Quartus[®] II 软件的 MAX II/MAX V 振荡器宏功能,不需要例化 UFM 就可以例 化内部振荡器。

振荡器输出频率 osc 是内部振荡器未分频率的四分之一。表 1 列出了 MAX II 和 MAX V 器件中未分频内部振荡器以及振荡器输出的工作频率范围。

<u> ж</u>	工作频率范围(MHz)		
参 <u>教</u>	MAX II 器件	MAX V 器件	
未分频内部振荡器频率	13.33–22.22	15.60-21.20	
振荡器输出频率 osc	3.3–5.5	3.9–5.3	

表 1. 在 MAX II 和 MAX V 器件中的工作频率范围



101 Innovation Drive San Jose, CA 95134 www.altera.com



© 2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX are Reg. U.S. Pat. & Tm. Off. and/or trademarks of Altera Corporation in the U.S. and other countries. All other trademarks and service marks are the property of their respective holders as described at www.altera.com/common/legal.thml. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.

Altera 公司 2011 年 1 月





在图 1中内部振荡器是 UFM 的一部分。



图 1 的注释:

- (1) 內部振荡器是程序擦除控制模块的组成部分,该模块控制UFM的编程和擦除。数据寄存器保存即将写入 或者刚从UFM 读取的数据。而地址寄存器则保存已经读取或即将写入的数据地址。
- (2) 当执行 ERASE, PROGRAM 和 READ 操作时, UFM 模块的内部振荡器开始工作。

表 2 列出了 MAX II 和 MAX V 振荡器宏功能中使用的信号。

表 2. MAX II 和 MAX V 振荡器宏功能中引脚说明

信号	说明
OSC_ENA	用于使能内部振荡器信号。
OSC	内部振荡器输出。振荡器没有工作时,该信号为低电平。

使用 MAX II 和 MAX V 器件的内部振荡器

内部振荡器有一路输入 OSC_ENA 和一路输出 OSC。输入引脚 OSC_ENA 用于激活内部振荡器。激活后,输出上产生的频率为第1页表 1 中所示的时钟信号。如果 OSC_ENA 被驱动为低电平,内部振荡器的输出保持高电平不变。

可以使用 MegaWizard ™插件管理器的 MAX II/MAX V 振荡器宏功能来例化内部振荡器, 按下面步骤进行:

- 1. 打开要例化内部振荡器的工程。
- 2. 在 Tools 菜单中, 单击 MegaWizard Plug-In Manager。
- 3. 在 MegaWizard 插件管理器的第一页,选择 Create a new custom megafunction variation,然后单击 Next。
- 4. 在 MegaWizard 插件管理器第 2a 页,选择 MAX V (或者 MAX II) 以及文件输出类型 (图 2)。

图:	2.	在MegaWizard	插件管理器	中选择 ALTUFM	_0SC 宏功能
----	----	-------------	-------	------------	----------

Which megafunction would you like to customize Select a megafunction from the list below ALTDQ ALTDQ_DQS ALTDQ_DQS v10.1 ALTGX ALTGX ALTGX ALTGX ALTGX ALTGX ALTGX ALTGX	?	Which device family will you be using? Which type of output file do you want to △ AHDL ○ YHDL ③ Verilog HDL What name do you want for the output file	MAX V 💌
ALTIVOS_RX ALTIVOS_RX ALTIVOS_TX ALTMEMPHY ALTOCT ALTPLL_RECONFIG ALTREMOTE_UPDATE ALTITEMP_SENSE Altera PLL v10.1	III	Return to this page for another creal Note: To compile a project successfully in files must be in the project directory, in a the Options dialog box (Tools menu), or of the Settings dialog box (Assignments in Your current user library directories are:	te operation h the Quartus II software, your design library specified in the Libraries page of a library specified in the Libraries page menu).
	~	Cancel	Back Next > Einish

5. 在宏功能列表中,双击 I/O,然后单击 MAX II/MAX V oscillator。输入输出文件名称,然后单击 Next。现在可以选择振荡器输出频率(图 3)。

[] 请注意,频率设置只用于仿真,对片内振荡器频率没有影响。 实际输出频率 请参看第1页表 1,此频率决定于 CPLD。

图 5. USU 本功能 Megawizaru 油什自连备第5	页
---------------------------------	---

📉 MegaWizard Plug-In Mai	nager 📃 🗆 🔀
沟 MAX II	MAX V Oscillator
1 Parameter Settings Model	3 Summary
internal_osc_demo	Currently selected device family: MAX V V
	The oscillator output is derived from the User Flash Memory. When the oscillator function is used, the User Flash Memory features is not available. Oscillator frequency: 5.56 MHz Note: Frequency setting is for simulation only and has no impact on on-chip oscillator frequency
Resource Usage 1 maxv_ufm	Cancel < Back Mext > Einish

6. 在 Simulation Libraries 中,列出了必须包含的模型文件,如图 4 所示。单击 Next。

图 4. 仿真库

🌂 MegaWizard Plug_In M	anager - ALTUFM_OSC [Page 4 of 5]				
MAX II/MAX V Oscillator					
1 Parameter 2 Simulation Settings Model	3 Summary				
internal_osc_demo	Simulation Libraries To properly simulate the generated design files, the following simulation model file(s) are needed. File Description maxv MAX V atom simulation library				
	Timing and Resource Estimation Generates a netlist for timing and resource estimation for this megafunction. If you are synthesizing your design with a third-party synthesis tool, using a timing and resource estimation netlist can allow for better design optimization. Not all third-party synthesis tools support this feature - check with the tool vendor for complete support information. Note: Netlist generation can be a time-intensive process. The size of the design and the speed of your system affect the time it takes for netlist generation to complete. Generate netlist				
Resource Usage 1 maxv_ufm	Cancel Seach Einish				

- 7. 选择要产生的文件(图 5)。单击 Finish。
- 图 5. OSC 宏功能 MegaWizard 插件管理器总结页面

🕆 MegaWizard Plug_In Mana	ager - ALTUFM_OSC [Page	5 of 5]	
🎽 MAX II/	MAX V Oscilla	ator	About Documentation
CONTRACT OF CONTRACT.			
1 Parameter 2 Simulation Settings Model	3 Summary		
Jodangs Hodel			
internal_osc_demo	Turn on the files you wish to generated, and a green cheo selected files. The state of e Manager sessions.	generate. A gray checkmark indicates :kmark indicates an optional file. Click f ach checkbox is maintained in subsequ	a file that is automatically Finish to generate the Ient MegaWizard Plug-In
	The MegaWizard Plug-In Mar	ager creates the selected files in the I	following directory:
			- · · · ·
	D:\AN496_Internal_UFM_Os	cillator_Altera_MAX_V_CPLD_Design_E	xample)testbench
	File	Description	
	Vinternal osc demo.v	Variation file	
	✓ internal_osc_demo.gip	Ouartus II IP file	
	✓ internal osc demo.bsf	Quartus II symbol file	
	✓ internal osc demo ins	Instantiation template file	
	✓ internal_osc_demo_bb.v	Verilog HDL black-box file	
	✓ internal_osc_demo.inc	AHDL Include file	
	✓ internal_osc_demo.cmp	VHDL component declaration	
	<		>
	,		
Resource Lisage			
1 maxy ufm			
L max _ grm		Cance	el < <u>B</u> ack Next > <u>F</u> inish

被选择的文件将被生成于 outputfile 文件夹中(第3页图 2)。一旦将例化代码加入 到文件后, OSC_ENA 输入必须作为连线型变量,分配逻辑值 "1",以使能振荡器。

设计实现

该设计实例可以采用 MAX II 和 MAX V 器件来实现,这些器件都含有内部振荡器。其具体实现包括将振荡器输出分配给计数器,驱动 MAX II 和 MAX V 器件上的通用 I/O (GPI0) 引脚,以演示内部振荡器的功能。

设计实例 1: 使用 MDN-82 演示板 (MAX II 器件)

通过设计实例1驱动LED,产生滚动效应,使用MDN-82演示板演示内部振荡器。

表 3 列出了该设计实例的 EPM240G 引脚分配。

EPM240G 引脚分配					
信号	引脚	信号	引脚		
d2	Pin 69	d3	Pin 40		
d5	Pin 71	d6	Pin 75		
d8	Pin 73	d10	Pin 73		
d11	Pin 75	d12	Pin 71		
d4_1	Pin 85	d4_2	Pin 69		
d7_1	Pin 87	d7_2	Pin 88		
d9_1	Pin 89	d9_2	Pin 90		
sw9	Pin 82	_	_		

表 3. 使用 MDN-82 演示板实现的设计实例 1 的引脚分配

在 Quartus II 软件中,将未使用的引脚分配为 As input tri-stated。

在 MDN-B2 演示板上演示该设计时,请按照以下步骤进行:

- 1. 打开演示板电源(使用滑动开关SW1)。
- 通过演示板的 JTAG 插头 JP5 和传统编程电缆 (ByteBlaster ™ II 或者 USB - Blaster ™),把设计下载到 MAX II CPLD 中。在编程启动前以及启动过程中, 保持演示板上 SW4 的按下状态不变。完成后,关断电源,拔下 JTAG 连接器。
- 3. 观察红色 LED 和双色 LED 上的 LED 滚动顺序。按下演示板上的 SW9, 禁止内部振荡器, LED 显示滚动将停止在当前位置上。

设计实例 2: MAX V CPLD 开发套件

在设计实例 2 中,内部振荡器频率除以 2²¹之后被送进 2 比特计数器。通过 2 比特计数器的输出来驱动 LED,在 MAX V CPLD 开发套件中演示内部振荡器。

表 4 列出了设计实例 2 的引脚分配。

表 4	使用 MAX	V CPL	D 开发套件实现的设计实例 2 的引脚分面
-----	--------	-------	-----------------------

5M570Z 引脚分配				
信号	引脚	信号	引脚	
pb0	M9	LED[0]	P4	
OSC	M4	LED [1]	R1	
clk	P2	—	—	

在 MAX V 开发套件中演示该设计时,请按照下面几个步骤进行:

1. 将 USB 电缆插入到 USB 连接器使器件上电。

- 2. 通过内嵌的 USB Blaster 将设计下载到 MAX II CPLD 中.
- 3. 观察闪烁的 LED (LED [0] 和 LED [1])。按下演示板上的 pb0, 禁止内部振荡器,闪烁的 LED 将停止在当前位置上。

源代码

设计实例1和2采用了 Verilog 来实现。正如该应用笔记所介绍的,这两个设计实例 分别成功地运行在 MDN-B2 和 MAX V CPLD 开发套件上。

'♀。 要下载 MAX II 和 MAX V 设计实例, 请参考 AN 469 设计实例 1 和 AN 469 设计实例 2。

文档修订历史

表 5 列出了该应用笔记的修订历史。

表 5. 文档修订历史

日期	版本	进行的修改
2011年1月	2.0	加入 MAX V 器件。
2007年12月	1.0	初次发布。